WO2006057049A1 - カードおよびホスト機器 - Google Patents

カードおよびホスト機器 Download PDF

Info

Publication number
WO2006057049A1
WO2006057049A1 PCT/JP2004/017627 JP2004017627W WO2006057049A1 WO 2006057049 A1 WO2006057049 A1 WO 2006057049A1 JP 2004017627 W JP2004017627 W JP 2004017627W WO 2006057049 A1 WO2006057049 A1 WO 2006057049A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
card
command
response
voltage range
Prior art date
Application number
PCT/JP2004/017627
Other languages
English (en)
French (fr)
Inventor
Akihisa Fujimoto
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to PCT/JP2004/017627 priority Critical patent/WO2006057049A1/ja
Priority to TW094100263A priority patent/TW200617797A/zh
Priority to CA2563281A priority patent/CA2563281C/en
Priority to EP18153178.1A priority patent/EP3330895A1/en
Priority to PCT/JP2005/021689 priority patent/WO2006057340A1/ja
Priority to KR1020097006198A priority patent/KR100919072B1/ko
Priority to BRPI0510243-0A priority patent/BRPI0510243B1/pt
Priority to EP05809616.5A priority patent/EP1816590B1/en
Priority to RU2006137709/09A priority patent/RU2365996C2/ru
Priority to KR1020067022176A priority patent/KR20070047735A/ko
Priority to CN2005800131327A priority patent/CN1947130B/zh
Priority to TW094141585A priority patent/TW200638271A/zh
Priority to JP2006520563A priority patent/JP4620049B2/ja
Publication of WO2006057049A1 publication Critical patent/WO2006057049A1/ja
Priority to US11/553,002 priority patent/US7353993B2/en
Priority to US12/043,005 priority patent/US7549580B2/en
Priority to US12/468,886 priority patent/US7810727B2/en
Priority to US12/861,114 priority patent/US7891566B2/en
Priority to US13/010,346 priority patent/US8162216B2/en
Priority to US13/422,916 priority patent/US8286874B2/en
Priority to US13/614,749 priority patent/US8397990B2/en
Priority to US13/772,016 priority patent/US8596548B2/en
Priority to US14/079,130 priority patent/US8827167B2/en
Priority to US14/457,720 priority patent/US9052843B2/en
Priority to US14/700,411 priority patent/US9417798B2/en
Priority to US15/456,857 priority patent/USRE47543E1/en
Priority to US16/449,605 priority patent/USRE48772E1/en
Priority to US17/477,045 priority patent/USRE49643E1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F2003/0697—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a card and a host device, for example, confirmation of operating voltage and capacity of a memory card and a host device.
  • the SD TM card is a memory card with built-in flash memory, card controller, etc., and is specifically designed to meet the demands for miniaturization, large capacity, and high-speed storage.
  • the operating voltage of a memory card and its host device is in the 3.3V (high voltage) range, and supports a voltage range of 2.7 to 3.6V.
  • the 1.8V (low voltage) range for example, the voltage range of 1.65 to 1.95V.
  • An object of the present invention is to provide a memory card and a host device in which operating voltage and capacity can be mutually confirmed.
  • the host device reads information from the card and writes information to the card, and belongs to either the first voltage range or the second voltage range lower than the first voltage range.
  • a host device configured to supply a power supply voltage, and configured to issue a voltage identification command including a voltage range identification unit, an error detection unit, and a check pattern unit to the card;
  • the voltage range identification unit includes information indicating whether the power supply voltage belongs to the first voltage range or the second voltage range, and the error detection unit receives the voltage identification command from the card.
  • the voltage identification command It has a pattern configured to detect an error, and the check pattern portion has a preset pattern.
  • the card according to the second aspect of the present invention has a memory for recording information, and a controller for controlling the memory, and has a first voltage range and a second voltage range lower than the first voltage range.
  • a card configured to be supplied with a voltage identification command including a voltage range identification unit, an error detection unit, and a check pattern unit, In response to the voltage identification command, a response including a voltage range identification unit and an error detection unit or a check pattern unit is issued, and the voltage range identification unit of the response is the voltage range identification unit of the voltage identification command.
  • the error detection unit of the response is configured so that the device that has received the response can detect the error of the response.
  • the a, the switch Eck pattern portion of the response have the same pattern and the check pattern of the voltage identification command, it is characterized.
  • FIG. 1 is a diagram schematically showing main parts of a card and a host device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a data arrangement in the NAND flash memory in the memory card of the first embodiment.
  • FIG. 3 is a diagram exemplifying commands issued by the host device immediately before memory initialization.
  • FIG. 4 is a diagram showing a main part of the contents of a voltage check command.
  • FIG. 5 is a diagram showing a main part of the content of a response to a voltage check command.
  • FIG. 6 is a flowchart showing processing for checking the operating voltage range when the host device operates in the high voltage range.
  • FIG. 7 is a flowchart showing processing for checking the operating voltage range when the host device operates in the low voltage range.
  • FIG. 8 is a diagram showing a main part of the contents of a memory initialization command according to the second embodiment of the present invention.
  • FIG. 9 is a diagram showing a main part of the response contents of the memory initialization command according to the second embodiment.
  • FIG. 10 is a flowchart showing a memory initialization process according to the second embodiment of the present invention.
  • the first embodiment relates to mutual confirmation of operating voltage ranges supported by the host device and the card.
  • Each card is initialized by a command from the host device when it is inserted into the host device.
  • the host device issues a command for acquiring information in a register provided on the card that stores information on operating conditions. From this information, the host device can obtain information on the voltage supported by the card.
  • the high voltage card operates with a low voltage power source supplied from the host even though the low voltage operation is not supported. May be supplied.
  • the card since the card is operating at a voltage that is not originally supported by the card, the correctness of the transfer of the operating condition register information itself cannot be guaranteed. For this reason, if the host device attempts to initialize the inserted card and the initialization fails, it is determined that the card does not support low voltage operation. It becomes.
  • the host device attempts to initialize the inserted card and the initialization fails, it is determined that the card does not support low voltage operation. It becomes.
  • a conventional host device that supplies a high voltage and a two-voltage card, since both operate at a high voltage, no particular problem occurs.
  • FIG. 1 schematically shows the main parts of a card and a host device according to the first embodiment of the present invention.
  • card 1 contains memory 3 and card controller 4.
  • Card 1 supports both low voltage (eg, 1.8V) operation and high voltage (eg, 3.3V) operation.
  • low-voltage operation the card 1 and the host device 2 are actually configured to be able to handle voltages in the range including 1.8 V (eg, 1.65 to 1.95 V).
  • high-voltage operation it is configured to be compatible with a voltage in the range including 3.3 V (for example, 2.7 to 3.6 V).
  • the operating voltage range itself is the same between the card 1 and the host device 2.
  • An unused voltage region is provided between the low voltage range and the high voltage range.
  • the host device 2 includes a voltage supply unit 5, a reading Z writing unit 6, a command control unit 7, and the like.
  • the voltage supply unit 5 operates with a high-voltage or low-voltage power supply potential Vdd and supplies the power supply potential Vdd and the common potential Vss to the card.
  • Read Z writing unit 6 reads data from and writes information to / from card 1.
  • Command control unit 7 exchanges commands and responses with card 1. Reference numerals 11, 12, 13, 14 and 17 will be described in the second embodiment.
  • FIG. 3 shows the data layout of NAND flash memory.
  • Each page of NAND flash memory 11 168 6-minute redundant part) X 4), and 128 pages are one erasure unit (256kByte + 8kByte).
  • the NAND flash memory 21 includes a page buffer 21A for performing data input / output to / from the flash memory.
  • the storage capacity of this page buffer 21A is 2112 bytes (2048 bytes + 64 bytes).
  • the page buffer 21A executes data input / output processing for the flash memory in units of one page corresponding to its own storage capacity.
  • the storage capacity of the NAND flash memory 21 is, for example, 1 Gbit, 256 kByte
  • the number of blocks (erase units) is 512.
  • the NAND flash memory 21 is manufactured by using, for example, a 0.09 m process technology. In other words, the design rule of the NAND flash memory 21 is less than 0.1 m.
  • FIG. 2 illustrates the case where the erase unit is a 256 kbyte block, but it is also practically effective to construct the erase unit to be, for example, a 16 kbyte block.
  • each page has 528 bytes (512 bytes worth of data storage + 16 bytes of redundancy), and 32 pages are one erasure unit (16 kByte + 0.5 kByte (where k is 1024) ).
  • the NAND flash memory 21 may be a binary memory that stores 1-bit information in one memory cell, or a multi-value memory that stores information of 2 bits or more in one memory cell.
  • FIG. 3 is a diagram exemplifying commands issued by the host device 2 immediately before the initialization of the memory. Note that the card 1 and the host device 2 operate according to the operation voltage until the operation condition register capability of the memory 2 is acquired by the memory initialization command described later. During this time, card 1 must be able to operate with the operating voltage.
  • the host device 2 issues a reset command CMDR.
  • CMDR reset command
  • each circuit force S of card 1 is reset.
  • the host device 2 issues a voltage check command CMDV.
  • This command is a command newly introduced in the present embodiment.
  • the conventional card 1 does not recognize this voltage check command CMDV, and does not return a response to the host device 2 even if this command is supplied.
  • the supported operating voltage (operating voltage range) can be mutually confirmed between the host device 2 and the card 1 by using the voltage check command CMDV. The mutual confirmation method will be described in detail later.
  • the host device 2 issues an initialization command CMDIO to the card 1. After this, Memory 1 initialization command is supplied. Memory initialization will be described in the second embodiment.
  • FIG. 4 shows the main parts of the contents of the voltage check command CMDV.
  • the voltage check command CM DV has at least a check pattern portion CPS and a voltage range identification portion VOLS.
  • the voltage range identification unit VOLS has a pattern that uniquely indicates whether the host device 2 supports low voltage operation or high voltage operation.
  • the number of bits of the check pattern portion CPS and the voltage range identification portion VOLS can be arbitrarily set. However, it is desirable that the following conditions are satisfied. That is, as will be described later, the host device 2 and the card 1 recognize each other's operating voltage range by examining whether the bit pattern of the voltage range identifying unit VOLS matches or does not match. For this reason, the check pattern portion CPS can be set to about 8 bits and the voltage range identification portion VOLS can be set to about 4 bits, for example.
  • the command section CM is provided with an index for identifying this command.
  • CRC Cyclic Redundancy Check
  • Card 1 can detect an error in the voltage check command CMDV using the error detection code.
  • FIG. 5 shows a main part of the response content of the voltage check command CMDV.
  • the response of the voltage check command CMDV has at least a check pattern part CPA and a voltage range identification part VOLA.
  • Card 1 forms the same bit pattern as the voltage check command CMDV in the check pattern section CPA, forms the same bit pattern as the voltage range identification section VOLS in the voltage range identification section VOLA, and returns a response to the host device.
  • the response may be provided with the same error detection code part ED as in the case of the voltage check command CMDV.
  • the host device 2 can detect an error in the response of the voltage check command CMDV by comparing the force using the error detection code and whether the response has the same pattern as the command.
  • FIG. 6 is a flowchart showing the operation voltage range check process when the host device 2 operates in the high voltage range. As shown in FIG. 6, in step ST1, the host device 2 issues the voltage check command CMDV described above to the card 1.
  • step ST2 the host device 2 determines whether or not there is a response to the voltage check command CMDV. As described above, since the conventional card does not recognize the voltage check command CMD V, it does not issue a response to this command. Therefore, the host device 2 determines that the card 1 is a conventional card, that is, the processing can be continued by the high voltage range operation, and shifts to a memory initialization process. Memory initialization will be described in the second embodiment.
  • the card 1 when the card 1 being initialized is a card according to the present embodiment, the card 1 returns the response shown in FIG. At this time, the card 1 first observes the bit pattern of the voltage range identification unit VOLS of the voltage check command CMDV. A response having the same bit pattern in the voltage range identification unit VOLA is returned.
  • step ST3 the host device 2 confirms a match between the pattern of the voltage range identification unit VO LA in the response and the pattern of the voltage range identification unit VOLS in the voltage check command CMDV. When these matches are confirmed, the host device 2 knows that the card 1 is a new card capable of recognizing the voltage check command CMDV and supports the operating voltage range of the host device 2.
  • the host device 2 confirms that the CRC check or the response bit pattern matches the command bit pattern. Thereby, it can be confirmed that the transfer of the voltage check command CMDV is reliable.
  • the correctness of the response is confirmed using, for example, the pattern of the error detection code part ED in the response as a CRC code.
  • the voltage range identification part VOLS and the voltage range identification part VOLA, and the check pattern parts CPS and CPA of the command and response respectively match. It is determined that the response is normal. If the response is determined to be normal, the voltage check process ends. Thereafter, the flow proceeds to memory initialization processing. This will be described in the second embodiment.
  • FIG. 7 is a flowchart showing the operation voltage range check process when the operation voltage of the host device 2 is within the low voltage range.
  • the only difference from the high voltage range operation is the following. That is, if there is no response from card 1 in step ST2, it means that card 1 is a conventional card, that is, a high voltage card. Therefore, the initialization process stops to prevent the host device 2 operating in the low voltage range from processing the conventional card.
  • the card 1 and the host device 2 know the operating voltage range supported by the other party by exchanging newly provided commands. be able to. For this reason, subsequent initialization processing can be performed in normal operation according to the operating voltage range supported by both the card 1 and the host device 2.
  • the host device 2 can detect this and stop the initialization process. As a result, useless processing such as initialization in an abnormal state and host malfunction can be avoided.
  • the voltage check command CMDV has a check pattern, and the card 1 forms the same pattern as this check pattern during the response of the voltage check command CMDV. . For this reason, by comparing these check patterns, it is assured that the transfer of the voltage check command CMDV is reliable. For this reason, even in the bus mode where no code error detector is provided in each command, Error in the application can be detected.
  • the second embodiment relates to a memory initialization method according to whether a memory mounted on a card is a large capacity memory or a small capacity memory.
  • a card 11 according to the second embodiment of the present invention includes a large capacity memory 13 and a card controller 14.
  • the host device 12 includes a command control unit 17.
  • the command control unit 17 supports a memory initialization command according to the second embodiment to be described later, and a conventional capacity card (small capacity card). And large capacity cards are both supported.
  • the content of the memory initialization command differs depending on where the memory arrives in the flowchart of the first embodiment.
  • the host device 12 has a function to issue the voltage check command CMDV. Is also supported. If the force being initialized is a conventional card, this corresponds to case (3) above. In this case, the host device 1 2 issues a conventional memory initialization command.
  • the card controller 14 of the card 1 receives this memory initialization command, and initializes the memory according to the conventional format.
  • FIG. 8 shows the main part of the contents of a new memory initialization command according to the second embodiment of the present invention.
  • the memory initialization command includes a first voltage identification unit V1S, a second voltage identification unit V2S, a capacity identification unit HCS, and a busy notification unit BS.
  • the first voltage identification unit V1S is composed of, for example, a plurality of bits, and each bit corresponds to a voltage having an appropriate width (for example, 0. IV).
  • the voltage range supported by the first voltage identification unit V1S is the same as the high voltage operation range of the first embodiment.
  • the host device 12 sets the bit indicating the currently applied voltage to “1”.
  • the second voltage identification unit V2S includes 1 bit. Multiple bits are also possible.
  • This bit is set when the host device 12 is applying a voltage in the low voltage range.
  • the width of the voltage covered by each bit of the second voltage identification unit V2S can be smaller than that of the first voltage identification unit V1S, for example, 0.05 V can do. By doing this, even if the operating voltage of the host device and card further decreases in the future, it will be possible to show its own operating voltage more finely.
  • the voltage range supported by the second voltage identification unit V2S is the same as the low voltage operation range of the first embodiment.
  • An intermediate voltage range VM is provided between the voltage range covered by the first voltage identifying unit V1S and the voltage range covered by the second voltage identifying unit V2S.
  • the host device 12 does not support the voltage range corresponding to the intermediate voltage range portion VM, and therefore, each bit in the intermediate voltage range portion VM cannot be “1”! /.
  • the card controller 14 has a voltage regulator.
  • the voltage regulator determines whether the power supply voltage from the host device 12 is a high voltage or a low voltage, and converts this power supply voltage into the operating voltage of the card 11. At this time, if the two operating voltage ranges are continuous, for example, when a voltage approximately in the middle of the two operating voltage ranges is supplied, it is difficult to determine the voltage regulator. This results in slow operation Become. On the other hand, by providing an unused area, the voltage regulator can easily determine the range to which the supply voltage belongs.
  • the capacity identification unit HCS has a pattern indicating whether the host device 12 supports only a small capacity, both small capacity and large capacity.
  • the busy notification unit BS is set to 0 or 1 in the response, and is unchanged (for example, “0”) in the command.
  • the new memory initialization command may have an error detection unit ED that has the same power as a CRC code.
  • FIG. 9 shows a main part of the response contents of the memory initialization command according to the second embodiment.
  • each part of the response of the memory initialization command has the same format as the command, and includes the first voltage identification unit V1A, the second voltage identification unit V2A, the capacity identification unit HCA, and the busy notification unit BA. Contains.
  • the first voltage identification unit VIA has the same number of bits as the first voltage identification unit V1S in the command, and sets all the bits corresponding to the operation voltage supported by itself to, for example, “1”.
  • the second voltage identification unit V2A has the same number of bits as the second voltage identification unit V2S in the command.
  • the card 11 sets all bits corresponding to the operating voltage supported by the card 11 to “1”, for example.
  • the capacity identification unit HCA indicates whether the card 11 is a small capacity card or a large capacity card.
  • the busy notification unit BS forms a bit pattern indicating that while the memory is being initialized.
  • FIG. 10 is a flowchart showing a memory initialization process according to the second embodiment of the present invention.
  • FIG. 10 shows the continuation of A and B in FIG. 6 and FIG.
  • At least the card 11 and the host device 12 support the issue of the voltage check command CMDV as a condition for issuing the new memory initialization command. If the card 11 is a large capacity card, it is necessary to issue a new memory initialization command.
  • step ST11 the host device 2 issues a new memory initialization command shown in FIG.
  • the capacity identification part HCS of this command is set to a bit pattern indicating that the large capacity card is supported.
  • the voltage check command CMDV and the memory initialization command (new memory initialization command) are not issued. If the card being initialized is a conventional card, it corresponds to the case of (1) above, and the card 11 is initialized in the conventional small capacity format by the conventional memory initialization command.
  • the capacity identification unit HCS should have a bit pattern that does not support large capacity.
  • the card 11 that supports large capacity that is, the capacity identification unit HCS can recognize that the bit pattern power also does not support the large capacity of the host device 2. In this case, it corresponds to the case (2) above, and the card 11 does not return a response to the memory initialization command in order to stop the initialization process. This prevents large capacity cards from being accidentally initialized by a small capacity format.
  • step ST12 the host device 12 determines whether or not there is a response to the new memory initialization command. If there is no response, the process ends. If there is a response, in step ST13, the host device 12 checks the bit pattern of the capacity identification unit HCA in the response.
  • the card 11 being initialized is a new card and should support large capacity, so a bit pattern to that effect appears. In other words, this case corresponds to the case of (4) above.
  • step ST14 the host device 12 issues a new memory initialization command again.
  • step ST15 the host device 12 checks the bit pattern of the busy notification unit B A in the response.
  • the host device 12 continues to issue a memory initialization command until this bit pattern force memory initialization is completed and a pattern indicating that is obtained.
  • the initialization of the memory 13 is started, only a response is returned, and the card 11 continues to ignore the contents of the memory initialization command itself.
  • the host device 12 performs a time-out check with respect to the time during which the memory 13 is being initialized.
  • the processing proceeds to further processing (for example, acquisition of the ID of the card 11).
  • information on a small capacity card or a large capacity card is provided in the memory initialization command. Using this information, the host device 12 and the card 11 can confirm whether or not the other party supports a large capacity. Only when both the host device 12 and the card 11 support a large capacity, the memory 13 is initialized with the large capacity. If either one does not support large capacity, the initialization process is canceled. Therefore, malfunction can be prevented even when old and new host devices and old and new cards are mixed.

Abstract

　ホスト機器（２）は、カード（１）から情報を読み出し、且つカードに情報を書き込み、且つ第１電圧範囲または第１電圧範囲より小さい第２電圧範囲の何れかに属する電源電圧を供給可能であり、電圧識別コマンド（ＣＭＤＶ）を前記カードに発行する。電圧識別コマンドは、電圧範囲識別部（ＶＯＬＳ）と、誤り検出部（ＥＤ）と、チェックパターン部（ＣＰＳ）とを含む。電圧範囲識別部は、電源電圧が第１電圧範囲または第２電圧範囲のいずれに属するかを示す情報を含む。誤り検出部は、電圧識別コマンドを受信したカードが電圧識別コマンドの誤りを検出できるよう構成されたパターンを有する。チェックパターン部は、予め設定されたパターンを有する。

Description

明 細 書
カードおよびホスト機器
技術分野
[0001] 本発明は、カードおよびホスト機器に関し、例えばメモリカードおよびホスト機器の 動作電圧および容量の確認に関する。
背景技術
[0002] 近年、パーソナルコンピュータ、 PDA,カメラ、携帯電話等の様々な携帯用電子機 器においては、リムーバブル記憶デバイスの 1つであるメモリカードが多く用いられて いる。メモリカードとしては、 PCカード、及び小型の SD™カードが注目されている。 S D™カードは、フラッシュメモリおよびカードコントローラ等を内蔵したメモリカードであ り、特に小型化、大容量化、及び高速ィ匕の要求に見合うように設計されている。
[0003] 従来、メモリカードおよびそのホスト機器の動作電圧は、 3. 3V (高電圧）レンジであ り、 2. 7乃至 3. 6Vの電圧範囲をサポートしている。これに対して、より低い電圧、例 えば 1. 8V (低電圧）レンジ、すなわち例えば、 1. 65乃至 1. 95Vの電圧範囲をサポ ートする動作に対する要求が出ている。
[0004] また、従来のメモリカードの容量では、大容量化するデータの保存に十分ではなぐ 大容量の情報を記憶可能な SDTMカードの実現が望まれている。
発明の開示
[0005] 本発明は、動作電圧および容量の相互確認が可能なメモリカードおよびホスト機器 を提供しょうとするものである。
[0006] 本発明の第 1の視点によるホスト機器は、カードから情報を読み出し、且つカードに 情報を書き込み、且つ第 1電圧範囲または前記第 1電圧範囲より低い第 2電圧範囲 の何れかに属する電源電圧を供給可能なように構成され、電圧範囲識別部と、誤り 検出部と、チェックパターン部と、を含んだ電圧識別コマンドを前記カードに発行する ように構成されたホスト機器であって、前記電圧範囲識別部が、前記電源電圧が前 記第 1電圧範囲または前記第 2電圧範囲のいずれに属するかを示す情報を含み、前 記誤り検出部が、前記電圧識別コマンドを受信したカードが前記電圧識別コマンドの 誤りを検出できるよう構成されたパターンを有し、前記チェックパターン部が、予め設 定されたパターンを有する、ことを特徴とする。
[0007] 本発明の第 2の視点によるカードは、情報を記録するメモリ、および前記メモリを制 御するためのコントローラを有し、第 1電圧範囲および前記第 1電圧範囲より低い第 2 電圧範囲に属する電圧のいずれによっても動作可能であり、電圧範囲識別部と、誤 り検出部と、チェックパターン部と、を含んだ電圧識別コマンドを供給されるよう構成さ れたカードであって、前記電圧識別コマンドに応じて、電圧範囲識別部と、誤り検出 部またはチェックパターン部と、を含んだレスポンスを発行し、前記レスポンスの前記 電圧範囲識別部が、前記電圧識別コマンドの前記電圧範囲識別部と同じパターンを 有し、前記レスポンスの前記誤り検出部が、前記レスポンスを受信した機器が前記レ スポンスの誤りを検出できるよう構成されたパターンを有し、前記レスポンスの前記チ エックパターン部が、前記電圧識別コマンドの前記チェックパターンと同じパターンを 有する、ことを特徴とする。
図面の簡単な説明
[0008] [図 1]図 1は、本発明の第 1実施形態に係るカードおよびホスト機器の主要部を模式 的に示す図である。
[図 2]図 2は、第 1の実施形態のメモリカード内の NAND型フラッシュメモリにおけるデ ータ配置を示す図である。
[図 3]図 3は、メモリの初期化直前までに、ホスト機器が発行するコマンドを例示する図 である。
[図 4]図 4は、電圧チェックコマンドの内容の主要部を示す図である。
[図 5]図 5は、電圧チェックコマンドのレスポンスの内容の主要部を示す図である。
[図 6]図 6は、ホスト機器が高電圧範囲動作の場合の、動作電圧範囲のチェックの処 理を示すフローチャートである。
[図 7]図 7は、ホスト機器が低電圧範囲動作の場合の、動作電圧範囲のチェックの処 理を示すフローチャートである。
[図 8]図 8は、本発明の第 2実施形態に係るメモリ初期化コマンドの内容の主要部を 示す図である。 [図 9]図 9は、第 2実施形態に係るメモリ初期化コマンドのレスポンスの内容の主要部 を示す図である。
[図 10]図 10は、本発明の第 2実施形態に係るメモリの初期化の処理を示すフローチ ヤートである
発明を実施するための最良の形態
[0009] 以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明 において、略同一の機能及び構成を有する構成要素については、同一符号を付し、 重複説明は必要な場合にのみ行う。
[0010] (第 1実施形態）
第 1実施形態は、ホスト機器およびカードがサポートしている動作電圧範囲の相互 確認に関する。
[0011] 低電圧動作が可能なカードを実現した場合、高電圧動作のみをサポートする従来 のカード (高電圧カード）と、低電圧と高電圧をサポートするカード（2電圧カード）と、 低電圧を供給するホスト機器と、高電圧を供給するホスト機器と、が混在して流通す ることが予想される。
[0012] この結果、低電圧を供給するホスト機器 (低電圧ホスト機器)と高電圧カードとが組 み合わさった場合に、以下のような問題を生じる可能性がある。各カードは、ホスト機 器に挿入された際に、ホスト機器からのコマンドにより初期化される。初期化の際に、 ホスト機器は、カードに設けられている、動作条件に関する情報を格納しているレジ スタ内の情報を取得するためのコマンドをカードに発行する。この情報から、ホスト機 器は、カードがサポートする電圧の情報を取得することができる。
[0013] この動作条件に関する情報の取得の際、高電圧カードは、低電圧動作をサポート していないにも関わらず、ホストから供給された低電圧の電源により動作し、動作条 件レジスタの情報を供給してしまうことがある。し力しながら、カードが本来サポートし ていない電圧によりカードが動作しているため、動作条件レジスタ情報の授受自体の 正当性が保証できない。このため、ホスト機器が、挿入されたカードの初期化を試み て、初期化が失敗した場合は、カードが低電圧動作をサポートしていないと判定する t 、う不安定な手法が取られることとなる。 [0014] なお、高電圧を供給する従来のホスト機器と、 2電圧カードの場合は、両者が高電 圧で動作すればょ 、ので、特に問題は発生しな 、。
[0015] 図 1は、本発明の第 1実施形態に係るカードおよびホスト機器の主要部を模式的に 示している。図 1に示すように、カード 1は、メモリ 3、カードコントローラ 4を含んでいる
[0016] カード 1は、低電圧 (例えば 1. 8V)動作および高電圧 (例えば 3. 3V)動作の何れ をもサポートしている。なお、低電圧動作という場合、実際には、カード 1およびホスト 機器 2が、 1. 8Vを含む範囲の電圧 (例えば 1. 65乃至 1. 95V)に対応可能なように 構成されている。同様に、高電圧動作という場合、 3. 3Vを含む範囲の電圧 (例えば 2. 7乃至 3. 6V)に対応可能なように構成されている。そして、典型的には、動作電 圧の範囲自体は、カード 1とホスト機器 2との間で同じである。低電圧の範囲と高電圧 の範囲との間には、未使用の電圧の領域が設けられている。
[0017] ホスト機器 2は、電圧供給部 5、読み取り Z書き込み部 6、コマンド制御部 7等を含ん でいる。電圧供給部 5は、高電圧または低電圧の電源電位 Vddで動作すると共に、 この電源電位 Vddおよび共通電位 Vssをカードに供給する。読み取り Z書き込み部 6は、カード 1との間からデータを読み出したり、情報を書き込んだりする。コマンド制 御部 7は、カード 1とコマンドおよびレスポンスの授受を行う。参照符号 11、 12、 13、 1 4、 17については第 2実施形態で説明する。
[0018] メモリ 3として、例えば NANDフラッシュメモリを用いることができる。図 2は、 NAND 型フラッシュメモリのデータ配置を示している。 NAND型フラッシュメモリ 11の各ぺー ジは、
Figure imgf000006_0001
168 6分の冗長部） X 4)を有して おり、 128ページ分が 1つの消去単位 (256kByte + 8kByte)となる。
[0019] また、 NAND型フラッシュメモリ 21は、フラッシュメモリへのデータ入出力を行うため のページバッファ 21Aを備えている。このページバッファ 21Aの記憶容量は、 2112 Byte (2048Byte + 64Byte)である。データ書き込みなどの際には、ページバッファ 2 1Aは、フラッシュメモリに対するデータ入出力処理を自身の記憶容量に相当する 1 ページ分の単位で実行する。
[0020] NAND型フラッシュメモリ 21の記憶容量が例えば 1Gビットである場合、 256kByte ブロック（消去単位）の数は、 512個となる。また、この NAND型フラッシュメモリ 21は 、例えば 0. 09 mプロセス技術を用いて製作される。すなわち、 NAND型フラッシ ュメモリ 21のデザインルールは、 0. 1 m未満となっている。
[0021] なお、図 2においては消去単位が 256kByteブロックである場合を例示しているが、 消去単位が例えば 16kByteブロックとなるように構築することも実用上有効である。こ の場合、各ページは 528Byte (512Byte分のデータ記憶部 + 16Byte分の冗長部）を 有しており、 32ページ分が 1つの消去単位（16kByte + 0. 5kByte (ここで、 kは 1024 ) )となる。また、 NAND型フラッシュメモリ 21としては、一つのメモリセルに 1ビットの 情報を記憶する 2値メモリであってもよいし、一つのメモリセルに 2ビット以上の情報を 記憶する多値メモリであってもよ 、。
[0022] 次に、図 1のカード 1およびホスト機器 2を用いた初期化の方法について、図 3乃至 図 7を参照して説明する。初期化の処理には、種々の処理が含まれており、まず、メ モリの初期化直前までに、ホスト機器 2が発行するコマンドの概略を説明する。図 3は 、メモリの初期化直前までに、ホスト機器 2が発行するコマンドを例示する図である。 なお、後述のメモリの初期化コマンドによって、メモリ 2の動作条件レジスタ力も情報を 取得する前までは、カード 1およびホスト機器 2は、動作電圧によって動作する。この 間、カード 1は、動作電圧によって動作できることが必要である。
[0023] 図 3に示すように、初期化の開始に伴い、ホスト機器 2はリセットコマンド CMDRを発 行する。リセットコマンド CMDRがカード 1に発行されることにより、カード 1の各回路 力 Sリセットされる。
[0024] 次に、ホスト機器 2は、電圧チェックコマンド CMDVを発行する。このコマンドは、本 実施形態において新たに導入されるコマンドである。このため、従来のカード 1は、こ の電圧チェックコマンド CMDVを認識せず、このコマンドが供給されても、ホスト機器 2に対してレスポンスを返さない。電圧チェックコマンド CMDVを用いて、ホスト機器 2 とカード 1との間で、サポートしている動作電圧 (動作電圧範囲）を互いに確認するこ とができる。相互確認の方法については、後に詳述する。
[0025] 次に、例えばカード 1がデータ保存機能力も拡張された各種の IZO機能をサポート している場合、ホスト機器 2はカード 1に初期化コマンド CMDIOを発行する。この後、 メモリ 1の初期化コマンドが供給される。メモリの初期化に関しては、第 2実施形態で 説明する。
[0026] 次に、電圧チェックコマンド CMDVについて説明する。図 4は、電圧チェックコマン ド CMDVの内容の主要部を示している。図 4に示すように、電圧チェックコマンド CM DVは、少なくともチェックパターン部 CPSと、電圧範囲識別部 VOLSとを有する。電 圧範囲識別部 VOLSは、ホスト機器 2が低電圧動作と高電圧動作の何れをサポート して 、るかを一意的に示すパターンを有する。
[0027] チェックパターン部 CPSおよび電圧範囲識別部 VOLSのビット数は、任意とするこ とができる。しかしながら、以下の条件を満たす程度とすることが望ましい。すなわち、 後述のように、ホスト機器 2とカード 1とは、電圧範囲識別部 VOLSのビットパターンの 一致、不一致を検討することにより、互いの動作電圧範囲を認識する。このため、ノィ ズによってこの部分のパターンが変化した場合等に誤認識されな 、ように、チェック パターン部 CPSは例えば 8ビット程度、電圧範囲識別部 VOLSは例えば 4ビット程度 とすることができる。コマンド部 CMには、このコマンドを識別するためのインデックス が設けられる。
[0028] コマンドがホスト機器 2からカード 1に正しく伝えられたかどうかを確認するために、 電圧チェックコマンド CMDV内に、例えば CRC (Cyclic Redundancy Check)等の誤 り検出符合などを用いた誤り検出符号部 EDが設けられる。カード 1は、誤り検出符合 を用いて、電圧チェックコマンド CMDV内の誤りを検出することができる。
[0029] 図 5は、電圧チェックコマンド CMDVのレスポンスの内容の主要部を示している。図 5に示すように、電圧チェックコマンド CMDVのレスポンスは、少なくともチェックパタ ーン部 CPAと、電圧範囲識別部 VOLAと、を有する。カード 1は、チェックパターン部 CPAにおいて電圧チェックコマンド CMDVと同じビットパターンを形成し、電圧範囲 識別部 VOLAにおいて電圧範囲識別部 VOLSと同じビットパターンを形成した上で 、ホスト機器にレスポンスを返す。レスポンスには、電圧チェックコマンド CMDVの場 合と同じぐ誤り検出符号部 EDが設けられていても良い。ホスト機器 2は、誤り検出符 合を用いる力、レスポンスがコマンドと同じパターンであるかを比較することにより、電 圧チェックコマンド CMDVのレスポンス内の誤りを検出することができる。 [0030] 次に、ホスト機器 2とカード 1と力 電圧チェックコマンド CMDVを用いて相手がサポ ートする動作電圧範囲を確認する方法にっ ヽて説明する。ホスト機器 2が低電圧範 囲動作の場合と高電圧範囲動作の場合によって処理が異なる。まず、高電圧範囲動 作の場合について説明する。図 6は、ホスト機器 2が高電圧範囲動作の場合の、動作 電圧範囲のチェックの処理を示すフローチャートである。図 6に示すように、ステップ S T1において、ホスト機器 2は、前述の電圧チェックコマンド CMDVを、カード 1に発行 する。
[0031] ステップ ST2において、ホスト機器 2は、電圧チェックコマンド CMDVに対するレス ポンスの有無を判定する。上記したように、従来カードは、電圧チェックコマンド CMD Vを認識しないため、このコマンドに対するレスポンスを発行しない。このため、ホスト 機器 2は、カード 1が従来カードであり、すなわち、高電圧範囲動作により処理を継続 できると判断し、メモリの初期化処理に移行する。メモリの初期化に関しては、第 2実 施形態で説明する。
[0032] 一方、初期化中のカード 1が本実施形態に係るカードであった場合、カード 1は図 5 に示すレスポンスをホスト機器 2に返す。この際、まず、カード 1は、電圧チェックコマ ンド CMDVの電圧範囲識別部 VOLSのビットパターンを観察する。そして、このビッ トパターンと同じビットパターンを電圧範囲識別部 VOLAにおいて有するレスポンス を返す。
[0033] 次に、ステップ ST3において、ホスト機器 2は、レスポンス内の電圧範囲識別部 VO LAのパターンと、電圧チェックコマンド CMDV内の電圧範囲識別部 VOLSのパター ンとの一致を確認する。これらの一致が確認されたことにより、ホスト機器 2は、カード 1が電圧チェックコマンド CMDVを認識可能な新カードであり、ホスト機器 2の動作電 圧範囲をサポートして 、ることを知得する。
[0034] また、同時に、ホスト機器 2は、 CRCチェック、または、レスポンスのビットパターンが コマンドのビットパターンと一致することを確認する。これにより、電圧チェックコマンド CMDVの授受が信頼できるものであることが確認できる。
[0035] コマンド内に誤り検出符号が設けられるパスモードの場合、レスポンス内の誤り検出 符号部 EDのパターンを例えば CRC符号としてレスポンスの正当性を確認する。また 、電圧チェックコマンド CMDV内に誤り検出符合部 EDが設けられていないバスモー ドの場合は、電圧範囲識別部 VOLSと電圧範囲識別部 VOLA、および、コマンドと レスポンスそれぞれのチェックパターン部 CPS、 CPAの一致を以つて正常なレスポン スであると判定する。レスポンスが正常と判定された場合、電圧チェック処理は終了 する。この後、フローは、メモリの初期化処理に移行する。これについては、第 2実施 形態で説明する。
[0036] 一方、電圧範囲識別部 VOLSと電圧範囲識別部 VOLAが不一致であった場合、 または（および）チェックパターン部 CPSとチェックパターン部 CPAが不一致であった 場合、誤り検出符号により誤りが検出され場合、動作電圧範囲のチェック処理が終了 する。これによつて、初期化処理が停止する。
[0037] 図 7は、ホスト機器 2の動作電圧が低電圧範囲内の場合の、動作電圧範囲のチエツ クの処理を示すフローチャートである。高電圧範囲動作の場合と異なるのは、以下の 一点のみである。すなわち、ステップ ST2において、カード 1からのレスポンスが無い 場合、カード 1が従来カード、すなわち、高電圧カードであることを意味する。よって、 低電圧範囲動作のホスト機器 2が従来カードを処理することを避けるために、初期化 処理が停止する。
[0038] 本発明の第 1実施形態に係るカード 1およびホスト機器 2によれば、新たに設けられ たコマンドの授受により、カード 1およびホスト機器 2が、相手のサポートする動作電圧 範囲を知得することができる。このため、カード 1およびホスト機器 2が共にサポートし ている動作電圧範囲によって、後続する初期化処理を正常な動作で行うことができる 。また、ホスト機器 2は、両者がサポートする動作電圧範囲が一致しない場合、これを 検出するとともに初期化の処理を中止することができる。この結果、正常でない状態 での初期化等の無駄な処理、およびホストの誤動作を回避できる。
[0039] また、第 1実施形態によれば、電圧チェックコマンド CMDVがチェックパターンを有 しており、カード 1は、電圧チェックコマンド CMDVのレスポンス中にこのチェックパタ ーンと同一のパターンを形成する。このため、このチェックパターンを比較することに より電圧チェックコマンド CMDVの授受が信頼できるものであることが保証される。こ のため、各コマンド内に符号誤り検出部が設けられないバスモードの場合でもレスポ ンス内の誤りを検出できる。
[0040] (第 2実施形態）
第 2実施形態は、カードが搭載するメモリが、大容量メモリであるか小容量メモリであ るかに応じたメモリの初期化の方法に関する。
[0041] 大容量の情報を記憶可能なカード (大容量カード)の実現にあたり、大容量カード に対応するフォーマットを新たに設定する必要がある。新しいフォーマットによるファ ィルシステムは、従来の低容量フォーマットのファイルシステムと異なる。そして、低容 量フォーマットに従った従来のホスト機器は、大容量カードのファイルシステムを認識 できない。このため、従来のホスト機器が大容量カードを誤って初期化してしまうと、 カードのデータが破壊されるおそれがある。
[0042] ホスト機器が大容量をサポートしている力否力 および初期化中のカードが大容量 をサポートして!/、る力否かに応じて、以下の 4つの組み合わせが生じる。
[0043] (1) 従来ホスト機器 (大容量非サポート） +従来カード (大容量非サポート）
(2) 従来ホスト機器 +大容量カード (大容量サポート）
(3) 大容量ホスト機器 (大容量サポート） +従来カード
(4) 大容量ホスト機器 +大容量カード
以上の何れの場合かを、ホスト機器または（および)カードが検出して、これに合わせ た対応をすることが望まれる。
[0044] 図 1に示すように、本発明の第 2実施形態に係るカード 11は、大容量のメモリ 13、 カードコントローラ 14を搭載している。ホスト機器 12は、コマンド制御部 17を含む。コ マンド制御部 17は、第 1実施形態のコマンド制御部 7の機能に加えて、後述の第 2実 施形態に係るメモリ初期化コマンドをサポートするとともに、従来容量のカード (小容 量カード）、および大容量カードのいずれもサポートするように構成されている。
[0045] メモリの初期化コマンドの内容は、第 1実施形態のフローチャートでどこに行き着い たかに応じて異なる。動作電圧範囲チェックの処理の結果、処理が図 6の Aに到達し た場合、ホスト機器 12は、電圧チェックコマンド CMDVを発行する機能を有している ので、従来型ではなぐすなわち、大容量にも対応している。そして、初期化中の力 ードが従来カードである場合は、上記の場合（3)に対応する。この場合、ホスト機器 1 2は、従来のメモリ初期化コマンドを発行する。カード 1のカードコントローラ 14は、こ のメモリ初期化コマンドを受けて、従来のフォーマットに従ってメモリを初期化する。
[0046] 一方、処理が図 6または図 7の Bに到達した場合、ホスト機器 12は、以下に示す新 たなメモリ初期化コマンドを用いてメモリの初期化を行う。図 8は、本発明の第 2実施 形態に係る新たなメモリ初期化コマンドの内容の主要部を示している。図 8に示すよう に、メモリ初期化コマンドは、第 1電圧識別部 V1S、第 2電圧識別部 V2S、容量識別 部 HCS、ビジー通知部 BSを含んでいる。
[0047] 第 1電圧識別部 V1Sは、例えば複数のビットから構成され、各ビットが適当な幅の 電圧 (例えば 0. IV)に対応する。第 1電圧識別部 V1Sが対応する電圧の範囲は、 第 1実施形態の高電圧動作範囲と同じである。ホスト機器 12は、現在印加している電 圧を示すビットを" 1"とする。
[0048] 第 2電圧識別部 V2Sは、 1ビットで構成される。複数ビットとすることも可能である。
ホスト機器 12が低電圧範囲の電圧を印加しているときに、このビットがセットされる。 第 2電圧識別部 VS2が複数ビットの場合、第 2電圧識別部 V2Sの各ビットがカバー する電圧の幅は、第 1電圧識別部 V1Sのそれより小さくすることができ、例えば 0. 05 Vとすることができる。こうすること〖こより、将来、ホスト機器およびカードの動作電圧が さらに低下した場合でも、より細カゝく自身の動作電圧を示すことができる。第 2電圧識 別部 V2Sが対応する電圧の範囲は、第 1実施形態の低電圧動作範囲と同じである。
[0049] 第 1電圧識別部 V1Sがカバーする電圧範囲と第 2電圧識別部 V2Sがカバーする電 圧範囲との間には、中間電圧範囲 VMが設けられる。ホスト機器 12は、中間電圧範 囲部 VMに対応する電圧範囲をサポートせず、このため、中間電圧範囲部 VM内の 各ビットが " 1 "となることはな!/、。
[0050] 中間電圧範囲部 VMを設けることにより、以下の利点を得られる。カード 11が 2つの 動作電圧範囲に対応可能とするために、カードコントローラ 14は、電圧レギユレータ を有する。電圧レギユレータは、ホスト機器 12からの電源電圧が高電圧である力ゝ低電 圧であるかを判断し、この電源電圧をカード 11の動作電圧へと変換する。この際、 2 つの動作電圧範囲が連続していると、例えば、 2つの動作電圧範囲のほぼ中間の電 圧が供給された場合に電圧レギユレータの判定が困難となる。この結果、動作が遅く なる。これに対して、未使用の領域を設けることにより、電圧レギユレータが供給電圧 の属する範囲を容易に判断できる。
[0051] 容量識別部 HCSは、ホスト機器 12が、小容量のみサポートしている力、少容量お よび大容量の両方をサポートして 、るかを示すパターンを有する。ビジー通知部 BS は、レスポンスにおいて 0または 1とされ、コマンド内では、不変（例えば" 0")である。 新メモリ初期化コマンドは、 CRC符号等力 なる誤り検出部 EDを有していても良い。
[0052] 図 9は、第 2実施形態に係るメモリ初期化コマンドのレスポンスの内容の主要部を示 している。図 9に示すように、メモリ初期化コマンドのレスポンスの各部は、コマンドと 同じフォーマットを有し、第 1電圧識別部 V1A、第 2電圧識別部 V2A、容量識別部 H CA、ビジー通知部 BAを含んでいる。
[0053] 第 1電圧識別部 VIAは、コマンド内の第 1電圧識別部 V1Sと同じビット数を有し、 自身がサポートする動作電圧に対応するビットの全てを例えば" 1"とする。
[0054] 同様に、第 2電圧識別部 V2Aも、コマンド内の第 2電圧識別部 V2Sと同じビット数を 有する。カード 11は、自身がサポートする動作電圧に対応するビットの全てを例えば "1"とする。
[0055] 容量識別部 HCAは、カード 11が、小容量カードであるか、大容量カードであるか を示している。ビジー通知部 BSは、メモリの初期化が行われている間、その旨を示す ビットパターンが形成される。
[0056] 次に、メモリの初期化の方法について、図 10を参照して説明する。図 10は、本発 明の第 2実施形態に係るメモリの初期化の処理を示すフローチャートである。図 10は 、図 6および図 7中の Aおよび Bの続きの部分を示している。少なくとも、カード 11およ びホスト機器 12の双方が電圧チェックコマンド CMDVを発行することをサポートして いることが、新メモリ初期化コマンドの発行の条件となる。そして、カード 11が大容量 カードの場合は、新メモリ初期化コマンドが発行されることが必要である。
[0057] 図 10に示すように、ステップ ST11において、ホスト機器 2は、図 8に示す新メモリ初 期化コマンドを発行する。ホスト機器 2が大容量カードをサポートしている場合、このコ マンドの容量識別部 HCSは、大容量カードをサポートする旨のビットパターンに設定 される。 [0058] なお、ホスト機器が従来のタイプである場合、電圧チェックコマンド CMDVおよび本 実施形態に係るメモリ初期化コマンド (新メモリ初期化コマンド）は発行されない。そし て、初期化中のカードが従来カードであった場合、上記の（1)の場合に該当し、従来 のメモリ初期化コマンドによって、カード 11は、従来の小容量フォーマットで初期化さ れる。
[0059] メモリ初期化コマンドが従来のタイプであるため、容量識別部 HCSは、大容量をサ ポートしな ヽ旨のビットパターンを有して 、るはずである。大容量をサポートしており、 すなわち容量識別部 HCSを認識可能なカード 11は、このビットパターン力もホスト機 器 2が大容量をサポートしていないことを知得する。この場合、上記の（2)の場合に 該当し、カード 11は、初期化処理を中止するために、メモリ初期化コマンドに対する レスポンスを返さない。このため、大容量カードが小容量フォーマットにより誤って初 期化されることが回避される。
[0060] 次に、ステップ ST12において、ホスト機器 12は、新メモリ初期化コマンドに対する レスポンスの有無を判定する。レスポンスが無い場合、処理は終了する。レスポンス が有った場合、ステップ ST13において、ホスト機器 12は、レスポンスの中の容量識 別部 HCAのビットパターンをチェックする。初期化中のカード 11は、新カードであり、 大容量をサポートしているはずなので、その旨のビットパターンが表れている。すなわ ち、この場合は、上記の (4)の場合に該当する。
[0061] 次に、ステップ ST14において、ホスト機器 12は、新メモリ初期化コマンドを再度発 行する。
[0062] 次に、ステップ ST15において、ホスト機器 12は、レスポンスの中のビジー通知部 B Aのビットパターンをチェックする。このビットパターン力 メモリの初期化が終了して、 その旨を示すパターンとなるまで、ホスト機器 12はメモリ初期化コマンドを発行し続け る。この際、ー且メモリ 13の初期化が開始すると、レスポンスを返すのみで、カード 11 はメモリ初期化コマンドの内容自体は無視し続ける。
[0063] また、ホスト機器 12は、メモリ 13の初期化をしている時間に対する時間切れチェック を行う。メモリ 13の初期化が終了すると、処理は、さらなる処理 (例えばカード 11の ID の取得)へと移行する。 [0064] 本発明の第 2実施形態に係るホスト機器 12およびカード 11によれば、メモリ初期化 コマンド内に、小容量カードか大容量カードかの情報が設けられる。ホスト機器 12お よびカード 11は、この情報を用いて、相手が大容量をサポートしているか否かを確認 できる。そして、ホスト機器 12およびカード 11が、ともに大容量をサポートしている場 合のみ、大容量によってメモリ 13が初期化される。また、いずれか一方が、大容量を サポートしていない場合、初期化処理が中止される。よって、新旧ホスト機器と、新旧 カードと、の混在している場合でも、誤動作を防止できる。
[0065] その他、本発明の思想の範疇にぉ 、て、当業者であれば、各種の変更例及び修 正例に想到し得るものであり、それら変更例及び修正例につ!、ても本発明の範囲に 属するちのと了解される。
産業上の利用可能性
[0066] 本発明によれば、動作電圧および容量の相互確認が可能なカードおよびホスト機 器を提供することができる。

Claims

請求の範囲
[1] カードから情報を読み出し、且つカードに情報を書き込み、且つ第 1電圧範囲また は前記第 1電圧範囲より低い第 2電圧範囲の何れかに属する電源電圧を供給可能 なように構成され、
電圧範囲識別部と、誤り検出部と、チェックパターン部と、を含んだ電圧識別コマン ドを前記カードに発行するように構成されたホスト機器であって、
前記電圧範囲識別部が、前記電源電圧が前記第 1電圧範囲または前記第 2電圧 範囲の 、ずれに属するかを示す情報を含み、
前記誤り検出部が、前記電圧識別コマンドを受信したカードが前記電圧識別コマン ドの誤りを検出できるよう構成されたパターンを有し、
前記チェックパターン部が、予め設定されたパターンを有する、
ことを特徴とするホスト機器。
[2] 前記電圧識別コマンドに対するレスポンスを受信し、
前記レスポンスが、電圧範囲識別部と、誤り検出部またはチェックパターン部と、を 含み、
前記誤り検出部が、前記レスポンスを前記カードから受信した機器が前記レスボン スの誤りを検出できるよう構成されたパターンを有し、
前記電圧識別コマンドの前記電圧範囲識別部と前記レスポンスの前記電圧範囲識 別部とが同じパターンを有し、且つ前記誤り検出部を用いて前記レスポンスに誤りが 無 、ことを確認したか或いは前記レスポンスの前記チェックパターン部が前記コマン ドの前記チヱックパターン部と同じパターンを有する場合、さらなるコマンドを前記力 ードに発行する、
ことを特徴とする請求項 1に記載のホスト機器。
[3] 前記電圧識別コマンドに対するレスポンスを受信しない場合、前記第 1電圧範囲に 属する電源電圧を供給することを特徴とする請求項 1に記載のホスト機器。
[4] 前記カードが有するメモリを初期化する旨の情報を含んだ初期化コマンドを前記力 ードに発行し、
前記電圧識別コマンドに対するレスポンスの有無に応じて、前記初期化コマンドの 定義を変更する、
ことを特徴とする請求項 1に記載のホスト機器。
[5] 前記電圧識別コマンドに対するレスポンスを受信した場合、前記初期化コマンドが 、前記カードが大容量カードである旨の情報を含むことを特徴とする請求項 4に記載 のホスト機器。
[6] 前記初期化コマンドが、前記カードが小容量カードである旨の情報を含むことを特 徴とする請求項 5に記載のホスト機器。
[7] 前記初期化コマンドは、第 1動作電圧識別部と第 2動作電圧識別部とを含み、 前記第 1動作電圧識別部は、それぞれが第 1幅の電圧に対応する複数の第 1ビット から構成され、
前記第 2動作電圧識別部は、それぞれが前記第 1幅より小さい第 2幅の電圧に対 応する複数の第 2ビットから構成される、
ことを特徴とする請求項 4に記載のホスト機器。
[8] 情報を記録するメモリ、および前記メモリを制御するためのコントローラを有し、 第 1電圧範囲および前記第 1電圧範囲より低い第 2電圧範囲に属する電圧のいず れによっても動作可能であり、
電圧範囲識別部と、誤り検出部と、チェックパターン部と、を含んだ電圧識別コマン ドを供給されるよう構成されたカードであって、
前記電圧識別コマンドに応じて、電圧範囲識別部と、誤り検出部またはチェックパ ターン咅と、を含んだ、レスポンスを発行し、
前記レスポンスの前記電圧範囲識別部が、前記電圧識別コマンドの前記電圧範囲 識別部と同じパターンを有し、
前記レスポンスの前記誤り検出部力 前記レスポンスを受信した機器が前記レスポ ンスの誤りを検出できるよう構成されたパターンを有し、
前記レスポンスの前記チェックパターン部力 前記電圧識別コマンドの前記チェック パターンと同じパターンを有する、
ことを特徴とするカード。
[9] 前記メモリが、小容量フォーマットまたは大容量フォーマットに従って情報を記録し 前記カードが、前記メモリを初期化する旨の初期化コマンドを供給され、 前記初期化コマンドが、前記メモリを前記小容量フォーマットに従って初期化する 旨の情報を含む場合、前記カードが小容量カードである旨の情報を含んだレスボン スを発行する、
ことを特徴とする請求項 8に記載のカード。
前記メモリが、小容量フォーマットおよび大容量フォーマットに従って情報を記録し 前記カードが、前記メモリを初期化する旨の初期化コマンドを供給され、 前記初期化コマンドが、前記メモリを前記小容量フォーマットに従って初期化する 旨の情報を含まない場合、前記初期化コマンドに対するレスポンスを発行しない、 ことを特徴とする請求項 8に記載のカード。
PCT/JP2004/017627 2004-11-26 2004-11-26 カードおよびホスト機器 WO2006057049A1 (ja)

Priority Applications (27)

Application Number Priority Date Filing Date Title
PCT/JP2004/017627 WO2006057049A1 (ja) 2004-11-26 2004-11-26 カードおよびホスト機器
TW094100263A TW200617797A (en) 2004-11-26 2005-01-05 Card and host device
JP2006520563A JP4620049B2 (ja) 2004-11-26 2005-11-25 メモリデバイスおよびホスト機器
EP18153178.1A EP3330895A1 (en) 2004-11-26 2005-11-25 Card and host device
PCT/JP2005/021689 WO2006057340A1 (ja) 2004-11-26 2005-11-25 カードおよびホスト機器
CA2563281A CA2563281C (en) 2004-11-26 2005-11-25 Card and host device
KR1020097006198A KR100919072B1 (ko) 2004-11-26 2005-11-25 카드 및 호스트 기기
BRPI0510243-0A BRPI0510243B1 (pt) 2004-11-26 2005-11-25 "Cartão e dispositivo hospedeiro"
EP05809616.5A EP1816590B1 (en) 2004-11-26 2005-11-25 Card and host device
RU2006137709/09A RU2365996C2 (ru) 2004-11-26 2005-11-25 Карточка и ведущее устройство
KR1020067022176A KR20070047735A (ko) 2004-11-26 2005-11-25 카드 및 호스트 기기
CN2005800131327A CN1947130B (zh) 2004-11-26 2005-11-25 卡与主装置
TW094141585A TW200638271A (en) 2004-11-26 2005-11-25 Card and host device
US11/553,002 US7353993B2 (en) 2004-11-26 2006-10-26 Card and host device
US12/043,005 US7549580B2 (en) 2004-11-26 2008-03-05 Card and host device
US12/468,886 US7810727B2 (en) 2004-11-26 2009-05-20 Card and host device
US12/861,114 US7891566B2 (en) 2004-11-26 2010-08-23 Card and host device
US13/010,346 US8162216B2 (en) 2004-11-26 2011-01-20 Card and host device
US13/422,916 US8286874B2 (en) 2004-11-26 2012-03-16 Card and host device
US13/614,749 US8397990B2 (en) 2004-11-26 2012-09-13 Card and host device
US13/772,016 US8596548B2 (en) 2004-11-26 2013-02-20 Card and host device
US14/079,130 US8827167B2 (en) 2004-11-26 2013-11-13 Card and host device
US14/457,720 US9052843B2 (en) 2004-11-26 2014-08-12 Card and host device
US14/700,411 US9417798B2 (en) 2004-11-26 2015-04-30 Card and host device
US15/456,857 USRE47543E1 (en) 2004-11-26 2017-03-13 Card and host device
US16/449,605 USRE48772E1 (en) 2004-11-26 2019-06-24 Card and host device
US17/477,045 USRE49643E1 (en) 2004-11-26 2021-09-16 Card and host device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/017627 WO2006057049A1 (ja) 2004-11-26 2004-11-26 カードおよびホスト機器

Publications (1)

Publication Number Publication Date
WO2006057049A1 true WO2006057049A1 (ja) 2006-06-01

Family

ID=36497798

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2004/017627 WO2006057049A1 (ja) 2004-11-26 2004-11-26 カードおよびホスト機器
PCT/JP2005/021689 WO2006057340A1 (ja) 2004-11-26 2005-11-25 カードおよびホスト機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021689 WO2006057340A1 (ja) 2004-11-26 2005-11-25 カードおよびホスト機器

Country Status (10)

Country Link
US (14) US7353993B2 (ja)
EP (2) EP1816590B1 (ja)
JP (1) JP4620049B2 (ja)
KR (2) KR100919072B1 (ja)
CN (1) CN1947130B (ja)
BR (1) BRPI0510243B1 (ja)
CA (1) CA2563281C (ja)
RU (1) RU2365996C2 (ja)
TW (2) TW200617797A (ja)
WO (2) WO2006057049A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8321697B2 (en) 2008-03-19 2012-11-27 Kabushiki Kaisha Toshiba Memory device, host device, memory system, memory device control method, host device control method and memory system control method
US8423679B2 (en) 2004-12-27 2013-04-16 Kabushiki Kaisha Toshiba Card and host apparatus
JP2016081099A (ja) * 2014-10-10 2016-05-16 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
US11436461B2 (en) 2005-02-22 2022-09-06 Kepler Computing Inc. Mobile phone with magnetic card emulation

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057049A1 (ja) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
WO2006117966A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. カード型電子装置及びホスト装置
US8548819B2 (en) * 2007-04-17 2013-10-01 Ridemakerz, Llc Method of providing a consumer profile accessible by an on-line interface and related to retail purchase of custom personalized toys
WO2008130959A2 (en) * 2007-04-17 2008-10-30 Ridemakerz, Llc Programmable toy sound module
US9741027B2 (en) 2007-12-14 2017-08-22 Tyfone, Inc. Memory card based contactless devices
US7961101B2 (en) 2008-08-08 2011-06-14 Tyfone, Inc. Small RFID card with integrated inductive element
US20100033310A1 (en) * 2008-08-08 2010-02-11 Narendra Siva G Power negotation for small rfid card
US8451122B2 (en) 2008-08-08 2013-05-28 Tyfone, Inc. Smartcard performance enhancement circuits and systems
EP2401708A4 (en) 2009-02-24 2012-08-15 Tyfone Inc CONTACTLESS DEVICE WITH MINIATURIZED ANTENNA
USRE48495E1 (en) 2009-12-17 2021-03-30 Toshiba Memory Corporation System, device, and method for initializing a plurality of electronic devices using a single packet
US8880747B2 (en) * 2012-05-15 2014-11-04 Dell Products, L.P. Endpoint device discovery system
JP6300202B2 (ja) * 2014-03-03 2018-03-28 パナソニックＩｐマネジメント株式会社 メモリカード及びメモリカード制御装置
JP2016029556A (ja) 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
JP2017097825A (ja) 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US10235312B2 (en) 2016-10-07 2019-03-19 Samsung Electronics Co., Ltd. Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
KR20180101760A (ko) * 2017-03-06 2018-09-14 에스케이하이닉스 주식회사 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
US11133075B2 (en) 2017-07-07 2021-09-28 Micron Technology, Inc. Managed NAND power management
EP3647906B1 (en) 2017-08-08 2023-12-27 Panasonic Intellectual Property Management Co., Ltd. Card device, host device, and communication method
US11714576B2 (en) * 2020-10-29 2023-08-01 Micron Technology, Inc. Memory bus drive defect detection
US11605408B1 (en) * 2021-11-03 2023-03-14 Micron Technology, Inc. Merged command decoder for half-frequency circuits of a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311820A (ja) * 1994-05-18 1995-11-28 Dainippon Printing Co Ltd Ｉｃカードアクセス用パターンファイルの作成方法
JPH09282426A (ja) * 1996-04-17 1997-10-31 Dainippon Printing Co Ltd Ｉｃカード及びその通信方法
JP2000250661A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580160B2 (ja) * 1987-04-18 1997-02-12 富士写真フイルム株式会社 Ｌｓｉカ−ドのリ−ドライタ−
US4827109A (en) 1987-02-18 1989-05-02 Fuji Photo Film Co., Ltd. Photographic printing system
FR2654235B1 (fr) * 1989-11-07 1992-01-17 Europ Rech Electr Lab Lecteur de carte a circuit integre a contacts.
TW199216B (en) 1991-12-02 1993-02-01 Jin-Shan Li Card identification system
JPH0612537A (ja) 1992-06-25 1994-01-21 Fuji Photo Film Co Ltd Ｉｃメモリカード
DE4243108A1 (de) 1992-12-18 1994-06-23 Eurosil Electronic Gmbh IC-Karte
JP3480746B2 (ja) 1993-11-11 2003-12-22 株式会社東芝 携帯可能電子装置
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
JP3209634B2 (ja) 1994-03-28 2001-09-17 株式会社日立製作所 計算機システム
FR2730328B1 (fr) * 1995-02-03 1997-04-04 Connectors Pontarlier Connecteur pour appareil lecteur de carte a microcircuit et appareil lecteur de carte a microcircuit le comprenant
JP3337050B2 (ja) * 1995-12-27 2002-10-21 日本電信電話株式会社 Ｉｃカード
SG74611A1 (en) 1997-02-14 2000-08-22 Canon Kk Data communication apparatus and method
FR2764073B1 (fr) 1997-05-30 1999-07-16 Sgs Thomson Microelectronics Protocole de communication pour carte a memoire asynchrone
JP3364133B2 (ja) * 1997-10-16 2003-01-08 富士通株式会社 カード、ホスト装置、及び、ドライブ装置
TW364102B (en) 1997-10-24 1999-07-11 Soulstar Technology Corp Method for storing and playing sound cards and device thereof
JPH11212887A (ja) * 1998-01-30 1999-08-06 Ntt Data Corp 通信システム
JP2000010668A (ja) * 1998-06-18 2000-01-14 Hitachi Ltd メモリカード供給電圧制御方式
JP3593460B2 (ja) 1998-07-29 2004-11-24 富士通株式会社 メモリカード
US6230274B1 (en) 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
JP2000250665A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード
US6364208B1 (en) 1999-03-29 2002-04-02 Transmo Limited Card changing system
US7788553B2 (en) 2000-01-06 2010-08-31 Super Talent Electronics, Inc. Mass production testing of USB flash cards with various flash memory cells
US6820148B1 (en) 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
JP4676600B2 (ja) * 2000-10-02 2011-04-27 大日本印刷株式会社 Ｉｃカード、リーダライタ、ｉｃカードシステム及びｉｃカードの動作条件設定方法
US6753758B2 (en) 2001-01-03 2004-06-22 Gerald Adolph Colman System and method for switching voltage
TW561414B (en) * 2001-12-24 2003-11-11 Winbond Electronics Corp Universal memory card reader
JP4204226B2 (ja) 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
KR100440969B1 (ko) 2002-05-23 2004-07-21 삼성전자주식회사 네트워킹 방법 및 그 장치
KR100440972B1 (ko) * 2002-07-27 2004-07-21 삼성전자주식회사 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
JP3866635B2 (ja) 2002-08-26 2007-01-10 株式会社東芝 メモリカード及び記憶領域切り替え方法
JP3806077B2 (ja) 2002-08-26 2006-08-09 株式会社東芝 メモリカード認識システム、容量切り替え型メモリカード・ホスト機器、容量切り替え型メモリカード、記憶容量設定方法及び記憶容量設定プログラム
DE10261174B3 (de) 2002-12-20 2004-06-17 Daimlerchrysler Ag Automatische Adressierung auf Bussystemen
JP4173863B2 (ja) * 2003-03-20 2008-10-29 株式会社ルネサステクノロジ メモリカードおよびその初期化設定方法
KR100524988B1 (ko) * 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US7441053B2 (en) * 2003-12-15 2008-10-21 Nokia Corporation Support of an interaction between a host device and a peripheral device
US7492763B1 (en) 2004-07-16 2009-02-17 Applied Micro Circuits Corporation User-specified key creation from attributes independent of encapsulation type
JP4637526B2 (ja) * 2004-07-28 2011-02-23 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性記憶装置
US20060044926A1 (en) * 2004-08-27 2006-03-02 Nokia Corporation Method and system for accessing performance parameters in memory devices
US7196958B2 (en) * 2004-08-31 2007-03-27 Micron Technology, Inc. Power efficient memory and cards
WO2006057049A1 (ja) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
TWI319160B (en) * 2005-07-11 2010-01-01 Via Tech Inc Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US8364861B2 (en) 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US8700818B2 (en) 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7925854B2 (en) 2006-12-06 2011-04-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
US8984249B2 (en) 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US8010710B2 (en) 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
JP2009026296A (ja) 2007-06-21 2009-02-05 Toshiba Corp 電子デバイス、メモリデバイス、ホスト装置
WO2009027802A1 (en) 2007-08-28 2009-03-05 Nokia Corporation Method for bus testing and addressing in mass memory components
US20100169535A1 (en) 2008-12-30 2010-07-01 Celio Technology Corporation Data stream management
TWM364102U (en) 2009-05-13 2009-09-01 Shen Chuen Entpr Co Ltd Corner joint
US8392614B2 (en) 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311820A (ja) * 1994-05-18 1995-11-28 Dainippon Printing Co Ltd Ｉｃカードアクセス用パターンファイルの作成方法
JPH09282426A (ja) * 1996-04-17 1997-10-31 Dainippon Printing Co Ltd Ｉｃカード及びその通信方法
JP2000250661A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466771B2 (en) 2004-12-27 2019-11-05 Toshiba Memory Corporation Card and host apparatus
US8423679B2 (en) 2004-12-27 2013-04-16 Kabushiki Kaisha Toshiba Card and host apparatus
US8533367B2 (en) 2004-12-27 2013-09-10 Kabushiki Kaisha Toshiba Card and host apparatus
US8671227B2 (en) 2004-12-27 2014-03-11 Kabushiki Kaisha Toshiba Card and host apparatus
US11789521B2 (en) 2004-12-27 2023-10-17 Kioxia Corporation Card and host apparatus
US8812745B2 (en) 2004-12-27 2014-08-19 Kabushiki Kaisha Toshiba Card and host apparatus
US9128635B2 (en) 2004-12-27 2015-09-08 Kabushiki Kaisha Toshiba Card and host apparatus
US11169594B2 (en) 2004-12-27 2021-11-09 Kioxia Corporation Card and host apparatus
US10747299B2 (en) 2004-12-27 2020-08-18 Toshiba Memory Corporation Card and host apparatus
US9857866B2 (en) 2004-12-27 2018-01-02 Toshiba Memory Corporation Card and host apparatus
US11436461B2 (en) 2005-02-22 2022-09-06 Kepler Computing Inc. Mobile phone with magnetic card emulation
US11720777B2 (en) 2005-02-22 2023-08-08 Icashe, Inc. Mobile phone with magnetic card emulation
USRE47308E1 (en) 2008-03-19 2019-03-19 Toshiba Memory Corporation Memory device, host device, memory system, memory device control method, host device control method and memory system control method
US9383792B2 (en) 2008-03-19 2016-07-05 Kabushiki Kaisha Toshiba Memory device, host device, memory system, memory device control method, host device control method and memory system control method
USRE48418E1 (en) 2008-03-19 2021-02-02 Toshiba Memory Corporation Memory device, host device, memory system, memory device control method, host device control method and memory system control method
US8321697B2 (en) 2008-03-19 2012-11-27 Kabushiki Kaisha Toshiba Memory device, host device, memory system, memory device control method, host device control method and memory system control method
USRE49235E1 (en) 2008-03-19 2022-10-04 Kioxia Corporation Memory device, host device, memory system, memory device control method, host device control method and memory system control method
US8799689B2 (en) 2008-03-19 2014-08-05 Kabushiki Kaisha Toshiba Memory device, host device, memory system, memory device control method, host device control method and memory system control method
USRE49829E1 (en) 2008-03-19 2024-02-06 Kioxia Corporation Memory device, host device, memory system, memory device control method, host device control method and memory system control method
JP2016081099A (ja) * 2014-10-10 2016-05-16 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム

Also Published As

Publication number Publication date
US7353993B2 (en) 2008-04-08
CA2563281A1 (en) 2006-06-01
CN1947130B (zh) 2010-09-29
RU2006137709A (ru) 2008-04-27
BRPI0510243A (pt) 2007-10-23
CA2563281C (en) 2011-11-15
KR20090047545A (ko) 2009-05-12
US20110114737A1 (en) 2011-05-19
USRE48772E1 (en) 2021-10-12
CN1947130A (zh) 2007-04-11
US20070051806A1 (en) 2007-03-08
US20080149715A1 (en) 2008-06-26
US20130013882A1 (en) 2013-01-10
WO2006057340A1 (ja) 2006-06-01
US9052843B2 (en) 2015-06-09
EP1816590A4 (en) 2015-05-27
US8827167B2 (en) 2014-09-09
USRE47543E1 (en) 2019-07-30
KR100919072B1 (ko) 2009-09-28
US20100322017A1 (en) 2010-12-23
KR20070047735A (ko) 2007-05-07
US8397990B2 (en) 2013-03-19
US9417798B2 (en) 2016-08-16
RU2365996C2 (ru) 2009-08-27
US8596548B2 (en) 2013-12-03
USRE49643E1 (en) 2023-09-05
US8286874B2 (en) 2012-10-16
TW200617797A (en) 2006-06-01
US20140068111A1 (en) 2014-03-06
US20140351514A1 (en) 2014-11-27
US7810727B2 (en) 2010-10-12
TWI311284B (ja) 2009-06-21
US8162216B2 (en) 2012-04-24
EP1816590A1 (en) 2007-08-08
EP3330895A1 (en) 2018-06-06
TW200638271A (en) 2006-11-01
US20120176855A1 (en) 2012-07-12
US20090224042A1 (en) 2009-09-10
US7891566B2 (en) 2011-02-22
US7549580B2 (en) 2009-06-23
JPWO2006057340A1 (ja) 2008-06-05
US20130166843A1 (en) 2013-06-27
BRPI0510243B1 (pt) 2018-03-13
US20150234596A1 (en) 2015-08-20
JP4620049B2 (ja) 2011-01-26
EP1816590B1 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
JP4620049B2 (ja) メモリデバイスおよびホスト機器
JP4896450B2 (ja) 記憶装置
US8078941B2 (en) Memory system, memory system controller, and a data processing method in a host apparatus
CN110648696A (zh) 供电设备和包括该供电设备的电子设备
US9760509B2 (en) Memory storage device and control method thereof and memory control circuit unit and module
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
JP2009122909A (ja) メモリシステム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 04822440

Country of ref document: EP

Kind code of ref document: A1