WO2006129542A1 - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法 Download PDF

Info

Publication number
WO2006129542A1
WO2006129542A1 PCT/JP2006/310389 JP2006310389W WO2006129542A1 WO 2006129542 A1 WO2006129542 A1 WO 2006129542A1 JP 2006310389 W JP2006310389 W JP 2006310389W WO 2006129542 A1 WO2006129542 A1 WO 2006129542A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
layer
plating
electrode
plating layer
Prior art date
Application number
PCT/JP2006/310389
Other languages
English (en)
French (fr)
Inventor
Hiroshi Katsube
Jun Nishikawa
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to CN2006800196519A priority Critical patent/CN101189693B/zh
Publication of WO2006129542A1 publication Critical patent/WO2006129542A1/ja
Priority to US11/935,854 priority patent/US8179660B2/en
Priority to US13/443,932 priority patent/US8894836B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Definitions

  • the present invention relates to an electronic component and a method for manufacturing the electronic component, and more particularly to an electronic component having a structure in which an external electrode is formed on the surface of the electronic component body and a method for manufacturing the electronic component.
  • a plurality of internal electrodes (for example, Ni electrodes) 51 are opposed to each other via a ceramic layer 52.
  • a pair of external electrodes 55a and 55b are arranged at both ends of the ceramic element 54 drawn alternately to the opposite end faces 53a and 53b so as to be electrically connected to the internal electrode 51.
  • the external electrodes 55a and 55b are formed, for example, by applying a conductive paste (here, Cu paste) to the ceramic element 54 and baking it to form Cu burned electrode layers 56a and 56b.
  • a conductive paste here, Cu paste
  • Ni plating layers 57a and 57b to prevent solder erosion on layers 56a and 56b, and further adding Sn plating layers 58a and 58b to improve solder wettability. It has a three-layer structure consisting of Cu-baked electrode layers 56a and 56b as the underlayer, Ni plating layers 57a and 57b as the intermediate layer, and Sn plating layers 58a and 58b as the upper layer (surface layer). is doing.
  • the Ni plating layers 57a and 57b which are intermediate layers, have the function of preventing the ingress of Sn plating solution and moisture in the external environment.
  • the Ni plating layers 57a and 57b have minute defects. Therefore, the function to prevent the penetration of plating solution and moisture is not enough.
  • the method includes flaky Cu powder that satisfies the requirements of specific surface area, major axis, and thickness, spherical Cu powder blended at a predetermined ratio, metal powder mainly composed of Cu powder, glass powder, and binder.
  • a conductive paste containing an organic solvent is used, and this conductive base is applied to a predetermined region of the ceramic element and baked to form an external electrode.
  • an external electrode having an appropriate density and capable of preventing the precipitation of the glass component (binder) on the surface and the penetration of the plating solution into the ceramic element. It is said that it can be formed.
  • a Cu-baked electrode layer is used as the external electrode 64 formed on the electronic component body 65 in which the internal electrode 61 is disposed.
  • An electronic component having an external electrode having a four-layer structure of 66, a Cu plating film layer 67, a Ni plating film layer 68, and a noble metal plating film layer 69 has been proposed (for example, Patent Document 2).
  • the external electrode 64 includes a first external electrode layer (Cu-baked electrode layer 66) formed by baking a paste containing Cu powder or Cu alloy powder, and a first external electrode.
  • the Cu plating film layer 67 usually has a minute amount. Due to the existence of defects, it is not always possible to sufficiently prevent the ingress of plating solution and moisture in the external environment, and there is a problem that reliability is low.
  • Patent Document 1 JP 2004-172383 A
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-55679
  • the present invention solves the above-described problem, and prevents the plating solution from passing through the external electrode and entering the ceramic element, or preventing moisture from the external environment from entering the inside.
  • an electronic component of the present invention (Claim 1)
  • An electronic component comprising an electronic component body and an external electrode formed on the surface of the electronic component body,
  • the external electrode is a first electrode.
  • the electronic component main body includes a ceramic sintered body and an internal electrode disposed in the ceramic sintered body, The external electrode force is electrically connected to the internal electrode.
  • An electronic component body a Cu-baked electrode layer composed mainly of Cu, formed on the surface of the electronic component body, a Cu plating layer formed on the Cu-baked electrode layer, and formed on the Cu plating layer
  • An external electrode having at least one upper upper layer formed A method for manufacturing an electronic component,
  • the electronic component of the present invention is an electronic component comprising an electronic component body and an external electrode formed on the surface of the electronic component body, and the external electrode is mainly composed of Cu.
  • Cu-baked electrode layer, Cu-plated layer formed on Cu-baked electrode layer, re-crystallized Cu-plated layer, and re-crystallized Cu-plated layer Since the Cu plating layer that has been formed and has a dense structure has at least one upper plating layer that is formed, the plating solution passes through the external electrode and passes through the ceramic. It is possible to obtain a highly reliable electronic component capable of preventing the inside of the element from entering or the moisture of the external environment from entering the inside.
  • a re-crystallized Cu plating layer is provided without trying to prevent the penetration of plating solution or moisture in the external environment. Therefore, the recrystallized dense Cu plating layer prevents the penetration of plating solution and moisture in the external environment.
  • Plating process for example, Ni plating process or soldering process
  • Glass float in which the components float on the surface of the Cu-baked electrode layer, and to form the upper adhesive layer afterwards. It is possible to suppress and prevent the occurrence of defects such as poor solderability in the plating process, etc., and solder explosion caused by the reduced denseness of the formed plating layer.
  • the electronic component book When the body includes a ceramic sintered body and an internal electrode disposed in the ceramic sintered body, and the external electrode is configured to be electrically connected to the internal electrode, the plating solution is an electronic component.
  • Highly reliable electronic components that can prevent internal electrodes from damaging the internal electrodes and moisture from the external environment from entering the electronic components and degrading their characteristics. (For example, a multilayer ceramic capacitor) can be provided.
  • a conductive paste containing Cu powder as a main component and glass is applied to the electronic component body, and is baked at a predetermined baking temperature.
  • External electric power having an upper layer It is possible to efficiently manufacture electronic components having poles disposed on the surface of the electronic component body.
  • an electronic component of the present invention it is possible to prevent the plating solution from passing through and entering the inside of the ceramic element, or preventing moisture from the external environment from entering the inside. It is possible to manufacture electronic components with high reliability and efficient external electrodes.
  • FIG. 1 is a cross-sectional view showing a configuration of an electronic component (multilayer ceramic capacitor) that works on one embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a configuration of a conventional electronic component (multilayer ceramic capacitor).
  • FIG. 3 (a) is a cross-sectional view showing a configuration of another conventional electronic component (multilayer ceramic capacitor), and (b) is an enlarged cross-sectional view showing a main part.
  • FIG. 1 is a cross-sectional view showing the configuration of an electronic component (in this embodiment, a multilayer ceramic capacitor) manufactured by an electronic component manufacturing method that works on one embodiment (Example 1) of the present invention.
  • the multilayer ceramic capacitor has a plurality of internal electrodes (for example, Ni electrodes) 1 disposed so as to face each other with a ceramic layer 2 interposed therebetween, and alternately on the opposite side.
  • the ceramic element (electronic component main body) 4 drawn out to the end faces 3a and 3b has a structure in which a pair of external electrodes 5a and 5b are disposed so as to be electrically connected to the internal electrode 1.
  • the external electrodes 5a and 5b include Cu-baked electrode layers 6a and 6b, Cu-plated electrode layers 6a and 6b, Cu-plated layers 7a and 7b, 4-layer structure with Ni plating layers 8a and 8b to prevent solder erosion and Sn plating layers 9a and 9b formed on the Ni plating layers 8a and 8b to improve solder wettability have.
  • the glass used in this example is a glass having a soft spot slightly above 600 ° C.
  • Cu paste electrode layers 6a and 6b were formed by baking the conductive paste in a nitrogen atmosphere under conditions of 800 ° C and holding time of 5 minutes.
  • the Cu plating layers 7a and 7b were recrystallized by heat treatment under a predetermined condition in a nitrogen atmosphere.
  • Ni electroplating was performed on the Cu plating layers 7a and 7b, and Ni plating layers 8a and 8b for preventing solder erosion were formed on the Cu plating layers 7a and 7b. .
  • Sn plating layers 9a and 9b for improving solder wettability were formed on the Ni plating layers 8a and 8b.
  • Dielectric ceramic BiTiO dielectric ceramic
  • each of 100 samples was observed by observing the surface of the electrode after removing the Sn plating layer using a release agent with a stereoscopic microscope (50x field of view). Carried out. And the thing in which the unformed part of the Ni plating layer was observed on the electrode surface after peeling off Sn plating layer was counted as a defect.
  • each of the 72 samples (multilayer ceramic capacitor) was mounted on a substrate using SnZnBi solder, the solder was remelted, and the multilayer ceramic capacitor was removed from the substrate.
  • the PCBT test was performed under the condition of CZ95% RhZ rated voltage Z72hr. Then, a decrease in the insulation resistance value compared to the initial value was counted as a defect.
  • Example 1 400/20 3. 0 0/100 22/72 0/500
  • Example 2 500/20 4.0 0 0/100 7/72 0/500
  • Example 3 600/20 5.
  • 0 0/100 0/72 0/500 Comparative Example 1 No heat treatment 0.5 0/100 72/72 0/500 Comparative Example 2 200/20 1.0 0/100 72/72 0/500 Comparative Example 3 700/20 6. 0 2/100 24/72 3/500
  • the glass in the Cu baking electrode is affected by the softness of the glass contained in the Cu baking electrode layer. As soon as the copper baked electrode is sintered and the glass rises (precipitates) to the surface of the Cu plating layer, the reliability deteriorates and the plating resistance is poor. It is thought that defects such as solder explosion defects occurred.
  • the surface of the Cu plating layer is somewhat oxidized due to the high temperature, so the Ni plating adherence deteriorates and the denseness of the Ni plating film decreases. However, this is also considered to contribute to the occurrence of solder explosion defects.
  • the multilayer ceramic capacitor has been described as an example.
  • the present invention is not limited to the multilayer ceramic capacitor, and is not limited to a multilayer varistor, a multilayer LC composite component, a multilayer circuit board, and other electronic component bodies.
  • the present invention can be applied to various electronic components having external electrodes on the surface thereof, and in that case, the same effect as in the above embodiment can be obtained. wear.
  • the Ni plating layer and the Sn plating layer are formed on the Cu plating layer subjected to the heat treatment (recrystallization treatment).
  • the heat treatment (recrystallization treatment)
  • the type or number of upper-side plating layers formed on the Cu plating layer that has been subjected to) are no special restrictions on the type or number of upper-side plating layers formed on the Cu plating layer that has been subjected to).
  • the Ni plating layer on the Cu plating layer that has been subjected to heat treatment (recrystallization treatment) It is also possible to form a Sn—Pb plating layer instead of the Sn plating layer in the above embodiment.
  • the invention of the present application is not limited to the above embodiments in other points as well.
  • the types of materials constituting the electronic component main body, the specific configuration of the electronic component main body, and the configuration of the internal electrode Various applications and modifications can be made within the scope of the invention with respect to materials and the presence or absence of internal electrodes.
  • the Cu plating layer formed on the Cu baked electrode layer has a temperature equal to or higher than the temperature at which the Cu plating layer is recrystallized, and the glass contained in the conductive paste.
  • densely baked Cu electrode layers so it is possible to suppress and prevent the occurrence of defects such as poor plating performance and solder explosion caused by reduced denseness of the plating layer. It becomes possible to do.
  • the present invention can be widely applied to various electronic components having a structure in which external electrodes are arranged on the surface of the electronic component element and the manufacturing process thereof.

Abstract

　めっき液が外部電極を通過してセラミック素子の内部に浸入したり、外部環境の湿気が内部に浸入したりすることを防止するとともに、ガラス成分が外部電極の表面に析出して、はんだ付き性不良やはんだ爆ぜ不良を生じたりすることがなく、信頼性の高い電子部品およびその製造方法を提供する。 　Ｃｕを主成分とするＣｕ焼き付け電極層６ａ，６ｂと、Ｃｕ焼き付け電極層６ａ，６ｂ上に形成された、再結晶化処理が施されたＣｕめっき層７ａ，７ｂと、Ｃｕめっき層７ａ，７ｂ上に形成された上層側めっき層９ａ，９ｂとを備えた構成とする。 　Ｃｕめっき層７ａ，７ｂの形成後、Ｃｕめっき層７ａ，７ｂが再結晶化する温度以上の温度で、かつ、導電性ペーストに含まれるガラスが軟化しない温度で熱処理することによりＣｕめっき層７ａ，７ｂを再結晶化させる。

Description

明 細 書
電子部品および電子部品の製造方法
技術分野
[0001] 本願発明は、電子部品および電子部品の製造方法に関し、詳しくは、電子部品本 体の表面に外部電極が形成された構造を有する電子部品およびその製造方法に関 する。
背景技術
[0002] 例えば、代表的なセラミック電子部品の一つである積層セラミックコンデンサは、図 2に示すように、複数の内部電極 (例えば Ni電極） 51がセラミック層 52を介して互 ヽ に対向するように配設され、かつ、交互に逆側の端面 53a, 53bに引き出されたセラミ ック素子 54の両端部に、内部電極 51と導通するように一対の外部電極 55a, 55bが 配設された構造を有して!/ヽる。
[0003] そして、外部電極 55a, 55bは、例えば、セラミック素子 54に導電ペースト（ここでは Cuペースト）を塗布し、焼き付けることにより Cu焼き付け電極層 56a, 56bを形成する とともに、さらに、 Cu焼き付け電極層 56a, 56b上に、はんだ食われを防止するため の Niめっき層 57a, 57bを付与し、さらにその上に、はんだ濡れ性を良好にするため の Snめっき層 58a, 58bを付与することによって形成されており、下地層である Cu焼 き付け電極層 56a, 56b、中間層である Niめっき層 57a, 57b、上層（表面層）である Snめっき層 58a, 58bからなる 3層構造を有している。
[0004] ところで、中間層である Niめっき層 57a, 57bは、 Snめっき液や外部環境の湿気の 浸入を防止する機能も果たす力 元来、 Niめっき層 57a, 57bには微小な欠陥が存 在するため、めっき液や湿気の浸入を防止する機能は十分ではな 、。
[0005] そのため、めっき液や湿気の浸入を防止するためには、 Cu焼き付け電極層を緻密 な状態に焼き付けることが必要になるが、 Cu焼き付け電極層を緻密化するための焼 成工程において、ガラスが Cu焼き付け電極層の表面に移動して析出し、その後の N iめっき層 57a, 57bを形成する工程において、めっき付き性不良を引き起こしたり、 N iめっき層の緻密性低下に起因する、実装工程（はんだ付け工程）におけるはんだ爆 ぜを引き起こしたりする、いわゆる「ガラス浮き」に起因する不具合が発生するという問 題点がある。
[0006] そこで、このような問題点を解消するために、電極材料の最適化により、焼き付け電 極の緻密化とめっき付き性を両立させる方法が提案されている（例えば、特許文献 1) この方法は、比表面積、長径、厚みの要件を満たすフレーク状の Cu粉末と、球形 状 Cu粉末とを所定の割合で配合した Cu粉末を主成分とする金属粉末と、ガラス粉 末と、バインダーと、有機溶剤とを含有する導電性ペーストを用い、この導電性べ一 ストをセラミック素子の所定の領域に塗布して焼き付けることにより外部電極を形成す るようにした方法である。
[0007] そして、この方法によれば、適度な緻密さを備え、ガラス成分 (結合剤）の表面への 析出や、めっき液のセラミック素子の内部への浸入を防止することが可能な外部電極 を形成することができるとされて 、る。
しかしながら、この方法は電極材料や工程の変動の影響を受けやすぐ十分な信 頼性を確保することが容易でないば力りでなぐ今後のより高いレベルでの要求に応 えることが困難であるという問題点がある。
[0008] また、その他の従来技術として、図 3(a)、（b)に示すように、内部電極 61が配設され た電子部品本体 65に形成される外部電極 64として、 Cu焼き付け電極層 66、 Cuめ つき膜層 67、 Niめっき膜層 68、および貴金属めつき膜層 69の 4層構造を有する外 部電極を備えた電子部品が提案されて ヽる (例えば、特許文献 2)。
[0009] すなわち、この電子部品において、外部電極 64は、 Cu粉末または Cu合金粉末含 有ペーストを焼き付けることにより形成された第 1の外部電極層（Cu焼き付け電極層 66)と、第 1の外部電極層上に形成された、 Cuめっき膜からなる第 2の外部電極層（ Cuめっき膜層 67)と、第 2の外部電極層上に形成された、 Niめっき膜からなる第 3の 外部電極層（Niめっき膜層 68)と、第 3の外部電極層上に形成された、貴金属めつき 膜からなる第 4の外部電極層（貴金属めつき膜層 69)とを有する 4層構造の構成とさ れている。
[0010] し力しながら、この特許文献 2の構成の場合、 Cuめっき膜層 67には、通常、微小な 欠陥が存在することから、めっき液や外部環境の湿気の浸入を必ずしも十分に防止 することができず、信頼性が低!、と 、う問題点がある。
特許文献 1 :特開 2004— 172383号公報
特許文献 2：特開 2004— 55679号公報
発明の開示
発明が解決しょうとする課題
[0011] 本願発明は、上記課題を解決するものであり、めっき液が外部電極を通過してセラ ミック素子の内部に浸入したり、外部環境の湿気が内部に浸入したりすることを防止 するとともに、ガラス成分が外部電極の表面に析出して、はんだ付き性不良やはんだ 爆ぜ不良を生じたりすることがなぐ信頼性の高い電子部品およびその製造方法を 提供することを目的とする。
課題を解決するための手段
[0012] 上記課題を解決するために、本願発明（請求項 1)の電子部品は、
電子部品本体と、前記電子部品本体の表面に形成された外部電極とを備えた電子 部品であって、
前記外部電極が、
Cuを主成分とする Cu焼き付け電極層と、
前記 Cu焼き付け電極層上に形成された、再結晶化処理が施された Cuめっき層と、 再結晶化処理が施された前記 Cuめっき層上に形成された、少なくとも 1層の上層 側めつき層とを備えていること
を特徴としている。
[0013] また、請求項 2の電子部品は、請求項 1の発明の構成において、前記電子部品本 体が、セラミック焼結体と、セラミック焼結体内に配設された内部電極とを備え、前記 外部電極力 前記内部電極に電気的に接続されていることを特徴としている。
[0014] また、本願発明（請求項 3)の電子部品の製造方法は、
電子部品本体と、前記電子部品本体の表面に形成された、 Cuを主成分とする Cu 焼き付け電極層と、前記 Cu焼き付け電極層上に形成された Cuめっき層と、前記 Cu めっき層上に形成された少なくとも 1層の上層側めつき層とを有する外部電極とを備 えた電子部品の製造方法であって、
電子部品本体に、 Cu粉末を主成分とし、ガラスを含む導電性ペーストを塗布し、所 定の焼き付け温度で焼き付けることにより Cu焼き付け電極層を形成する工程と、 前記 Cu焼き付け電極層上に Cuを析出させて Cuめっき層を形成する工程と、 前記 Cuめっき層を形成した後、前記 Cuめっき層が再結晶化する温度以上の温度 で、かつ、前記導電性ペーストに含まれるガラスが軟化しない温度で熱処理すること により Cuめっき層を再結晶化させる工程と、
Cuめっき層上にさらに金属を析出させて上層側めつき層を形成する工程と を備えて 、ることを特徴として 、る。
発明の効果
[0015] 本願発明（請求項 1)の電子部品は、電子部品本体と、電子部品本体の表面に形 成された外部電極とを備えた電子部品において、外部電極が、 Cuを主成分とする C u焼き付け電極層と、 Cu焼き付け電極層上に形成された Cuめっき層であって、再結 晶化処理が施された Cuめっき層と、再結晶化処理が施された Cuめっき層上に形成 された、少なくとも 1層の上層側めつき層とを備えており、再結晶化処理が施された C uめっき層は組織が緻密であることから、めっき液が外部電極を通過してセラミック素 子の内部に浸入したり、外部環境の湿気が内部に浸入したりすることを防止すること が可能な、信頼性の高い電子部品を得ることが可能になる。
[0016] また、 Cu焼き付け電極層を緻密な状態に焼き付けることにより、めっき液や外部環 境の湿気の浸入を防止しようとはせずに、再結晶化処理が施された Cuめっき層を設 け、該再結晶化された緻密な Cuめっき層により、めっき液や外部環境の湿気の浸入 を防止するようにしているので、 Cu焼き付け電極層を緻密な状態に焼き付けようとす るあまり、ガラス成分が Cu焼き付け電極層の表面に浮き出す、いわゆる「ガラス浮き」 が発生することを抑制して、その後の上層側めつき層を形成するためのめっき工程（ 例えば、 Niめっき工程やはんだめつき工程など）におけるめっき付き性不良や、形成 されるめっき層の緻密性低下に起因するはんだ爆ぜなどの不具合の発生を抑制、防 止することが可能になる。
[0017] また、請求項 2の電子部品のように、請求項 1の発明の構成において、電子部品本 体が、セラミック焼結体と、セラミック焼結体内に配設された内部電極とを備え、外部 電極が、内部電極に電気的に接続された構成を備えている場合、めっき液が電子部 品本体の内部に浸入して内部電極を損傷したり、外部環境の湿気が電子部品本体 の内部に浸入して特性を低下させたりすることを防止することが可能になり、信頼性 の高い電子部品（例えば、積層セラミックコンデンサなど）を提供することが可能にな る。
[0018] また、本願発明（請求項 3)の電子部品の製造方法は、電子部品本体に、 Cu粉末 を主成分とし、ガラスを含む導電性ペーストを塗布し、所定の焼き付け温度で焼き付 けることにより Cu焼き付け電極層を形成する工程と、 Cu焼き付け電極層上に Cuを析 出させて Cuめっき層を形成する工程と、 Cuめっき層形成後、 Cuめっき層が再結晶 化する温度以上の温度で、かつ、導電性ペーストに含まれるガラスが軟化しない温 度で熱処理することにより、 Cuめっき層を再結晶化させる工程と、 Cuめっき層上にさ らに金属を析出させて上層側めつき層を形成する工程とを備えているので、 Cuを主 成分とする Cu焼き付け電極層と、 Cu焼き付け電極層上に形成された Cuめっき層と、 Cuめっき層上に形成された少なくとも 1層の上層側めつき層を有する外部電極が電 子部品本体の表面に配設された電子部品を効率よく製造することが可能になる。
[0019] すなわち、本願発明の電子部品の製造方法によれば、めっき液が通過してセラミツ ク素子の内部に浸入したり、外部環境の湿気が内部に浸入したりすることを防止する ことが可能な外部電極を備えた、信頼性の高!、電子部品を効率よく製造することが 可會 になる。
図面の簡単な説明
[0020] [図 1]本願発明の一実施例に力かる電子部品 (積層セラミックコンデンサ）の構成を示 す断面図である。
[図 2]従来の電子部品（積層セラミックコンデンサ）の構成を示す断面図である。
[図 3](a)は従来の他の電子部品（積層セラミックコンデンサ）の構成を示す断面図で あり、（b)は要部を拡大して示す断面図である。
符号の説明
[0021] 1 内部電極 2 セラミック層
3a, 3b 端面
4 セラミック素子 (電子部品本体)
5a, 5b 外部電極
6a, 6b Cu焼き付け電極層
7a, 7b Cuめっき層
8a, 8b Niめっき層
9a, 9b Snめっき層
発明を実施するための最良の形態
[0022] 以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説 明する。
実施例 1
[0023] 図 1は本願発明の一実施例（実施例 1)に力かる電子部品の製造方法により製造し た電子部品（この実施例では積層セラミックコンデンサ）の構成を示す断面図である。
[0024] この積層セラミックコンデンサは、図 1に示すように、複数の内部電極 (例えば Ni電 極） 1がセラミック層 2を介して互いに対向するように配設され、かつ、交互に逆側の 端面 3a, 3bに引き出されたセラミック素子 (電子部品本体) 4に、内部電極 1と導通す るように一対の外部電極 5a, 5bが配設された構造を有して 、る。
[0025] そして、この実施例の積層セラミックコンデンサにおいて、外部電極 5a, 5bは、 Cu 焼き付け電極層 6a, 6b、 Cu焼き付け電極層 6a, 6b上に形成された、 Cuめっき層 7a , 7bと、はんだ食われを防止するための Niめっき層 8a, 8b、 Niめっき層 8a, 8b上に 形成された、はんだ濡れ性を良好にするための Snめっき層 9a, 9bとを備えた 4層構 造を有している。
[0026] 以下、この積層セラミックコンデンサの製造方法について説明する。
(1)まず、 Cu粉末と、 ZnO-B O SiO系ガラスを主成分とするガラスフリットを混
2 3 2
合した後、有機ビヒクルを適量加え、得られた混合物を三本ロールで混合'分散させ 、導電性ペーストを作製した。なお、この実施例で用いたガラスは、 600°Cをわずか に上回る軟ィ匕点を有するガラスである。 (2)次 、で、焼成済みのセラミック素子 (電子部品本体) 4の両端面側を導電性べ一 ストに浸漬して、セラミック素子 4の両端面に導電性ペーストを塗布した後、乾燥させ た。
(3)それから、窒素雰囲気中 800°C、保持時間 5分の条件で導電性ペーストを焼き 付けることにより、 Cu焼き付け電極層 6a, 6bを形成した。
(4)続いて、上記 Cu焼き付け電極層 6a, 6b上に、 Cuの電解めつきを施して、 Cuめ つき層 7a, 7bを形成した。
(5)それから、窒素雰囲気中、所定の条件で熱処理して、 Cuめっき層 7a, 7bの再 結晶化処理を行った。
(6)続いて、上記 Cuめっき層 7a, 7b上に、 Ni電解めつきを施し、 Cuめっき層 7a, 7 b上に、はんだ喰われを防止するための Niめっき層 8a, 8bを形成した。
(7)さらにこの Niめっき層 8a, 8b上に、はんだ濡れ性を良好にするための Snめっき 層 9a, 9bを形成した。
[0027] これ〖こより、図 1に示すような、外部電極 5a, 5bが 4層構造を有する積層セラミックコ ンデンサ (試料)を得た。
[0028] また、比較のため、熱処理 (再結晶化処理)を行わな!/、条件、あるいは熱処理 (再結 晶化処理)を本願発明（請求項 3)の要件を満たさな!/ヽ条件で行ヽ、積層セラミックコ ンデンサ (比較例の試料)を作製した。
[0029] なお、この実施例および比較例の試料 (積層セラミックコンデンサ）の構成は以下の 通りである。
寸法 ：長さ 2. Omm、幅 1. 25mm,高さ 1. 25mm
誘電体セラミック ： BiTiO系誘電体セラミック
3
内部電極の積層数 ：400枚
内部電極の構成材料 ： Ni
外部電極の構成 ： Cu焼き付け電極層（下地電極) ZCuめっき層 ZZNiめっき層 ZSnめっき層
Cuめっき層の熱処理 (再結晶化処理)の雰囲気 ：窒素雰囲気
[0030] それから、上述のようにして製造した積層セラミックコンデンサについて、以下の方 法により、めっき付き性試験、信頼性試験 (PCBT試験)、はんだ爆ぜ試験を実施し た。
[0031] [めっき付き性試験]
めっき付き性試験は、それぞれ、試料 (積層セラミックコンデンサ） 100個について、 剥離剤を用いて Snめっき層を剥離した後の電極表面を、実体顕徹鏡 (50倍視野）に て観察することにより実施した。そして、 Snめっき層を剥離した後の電極表面に、 Ni めっき層の未形成部分が観察されたものを不良としてカウントした。
[0032] [信頼性試験 (PCBT試験) ]
信頼性試験 (PCBT試験）については、それぞれ、試料 (積層セラミックコンデンサ） 72個を、 SnZnBiはんだを用いて基板に実装した後、はんだを再溶融させて積層セ ラミックコンデンサを基板力も取り外し、 125°CZ95%RhZ定格電圧 Z72hrの条件 で PCBT試験に供した。そして、初期値に比べ、絶縁抵抗値の低下が観察されたも のを不良としてカウントした。
[0033] [はんだ爆ぜ試験]
はんだ爆ぜ試験については、それぞれ、試料 (積層セラミックコンデンサ） 500個を 、 SnPb共晶はんだを印刷した基板にマウントし、リフロー実装した後の基板を実体顕 微鏡 (50倍視野）にて観察することにより実施し、はんだボールの飛散が観察された ものを不良としてカウントした。
その結果を表 1に示す。
[0034] [表 1]
熱処理 Cuめつさ層 めっき付き 信賴性試験 はんだ爆ぜ
(再結晶化処理） の粒子の 性試験不良 不良 試験不良
条件 平均粒径 発生割合 発生割合 発生割合
CC/min) (w m) (個 個） (個 個） (個 Z個） 実施例 1 400/20 3. 0 0/100 22/72 0/500 実施例 2 500/20 4. 0 0/100 7/72 0/500 実施例 3 600/20 5. 0 0/100 0/72 0/500 比較例 1 熱処理なし 0. 5 0/100 72/72 0/500 比較例 2 200/20 1. 0 0/100 72/72 0/500 比較例 3 700/20 6. 0 2/100 24/72 3/500
[0035] 表 1に示すように、熱処理 (再結晶化処理)を行っていない比較例 1の積層セラミツ クコンデンサの場合、信頼性試験（PCBT試験）において、 72個の試料のすべてに ついて不良の発生が認められた。これは、 Cuめっき層の粒子が再結晶せず、緻密化 が進まな力つたことによるものと考えられる。
[0036] また、表 1に示すように、 200°Cの条件で熱処理を行った比較例 2の積層セラミック コンデンサの場合も、熱処理 (再結晶化処理)をしなかった比較例 1の場合と同様に 、信頼性試験（PCBT試験）において、 72個の試料のすべてについて不良の発生が 認められた。これは、熱処理 200°CZ20minの条件では、温度が低ぐ Cuめっき層を 構成する Cu粒子の平均粒径はいくらか大きくなつているものの、再結晶化した場合 ほどには成長せず、 Cuめっき層の緻密化が進まな力つたことによるものと考えられる
[0037] また、表 1に示すように、 700°Cの条件で熱処理 (再結晶化処理)を行った比較例 3 の積層セラミックコンデンサの場合、熱処理 (再結晶化処理)をしなかった比較例 1、 および再結晶化温度よりも低 、温度で（200°CZ20minの条件で)熱処理を行った比 較例 2の場合に比べて、信頼性試験 (PCBT試験）における不良の発生数が 24個 Z 72個と減少している力 めっき付き性試験において不良が 2個 ZlOO個の割合で発 生し、はんだ爆ぜ試験においても 3個 Z500個の割合で不良が発生しており、好まし い結果を得ることができなかった。 これは、 700°CZ20minの熱処理条件では、 Cu めっき層の粒子を再結晶化させることは可能になるものの、 Cu焼き付け電極層に含 まれるガラスの軟ィ匕により、 Cu焼き付け電極中のガラスが流出してシール性が劣化 するばかりでなぐ Cu焼き付け電極の焼結が進み、ガラスが Cuめっき層の表面にま で浮き出す (析出する）ことにより、信頼性の低下の他、めっき付き性不良、はんだ爆 ぜ不良などの不良が発生したものと考えられる。なお、比較例 3の 700°CZ20minの 熱処理条件では、高温により Cuめっき層の表面がいくらか酸ィ匕されるため、 Niめっき 付き性が低下し、 Niめっき膜の緻密性が低下することになるが、これも、はんだ爆ぜ 不良の発生の一因となるものと考えられる。
[0038] これに対し、 400°CZ20min (実施例 1)、 500°CZ20min (実施例 2)、 600°C/20 min (実施例 3)の条件で熱処理 (再結晶化処理)を施した実施例 1〜3の積層セラミツ クコンデンサの場合、めっき付き性試験、信頼性試験、およびはんだ爆ぜ試験の結 果がいずれも良好で所望の特性を備えた積層セラミックコンデンサが得られることが 確認された。
[0039] 特に 600°CZ20min (実施例 3)の条件で熱処理 (再結晶化処理)を施した実施例 3 の積層セラミックコンデンサの場合、めっき付き性試験、信頼性試験、およびはんだ 爆ぜ試験の!/ヽずれの試験にお 、ても不良が発生せず、最も良好な結果が得られた。 これは、熱処理温度力 00°C (実施例 1)、あるいは 500°C (実施例 2)の場合、 Cuめ つき層を、めっき液や湿気の浸入を完全に防止することができるだけの緻密な構造と することができないのに対して、熱処理温度を 600°Cに上げた場合には、 Cuめっき 膜の再結晶化がさらに進行し、 Cuめっき層の組織がより緻密な構造に変化して行く こと〖こよるちのと考免られる。
[0040] なお、上記実施例では、積層セラミックコンデンサを例にとって説明したが、本願発 明は、積層セラミックコンデンサに限らず、積層バリスタ、積層 LC複合部品、多層回 路基板、その他、電子部品本体の表面に外部電極を備えた種々の電子部品に適用 することが可能であり、その場合にも上記実施例の場合と同様の効果を得ることがで きる。
[0041] また、上記実施例では、熱処理 (再結晶化処理)を施した Cuめっき層上に、 Niめつ き層、および Snめっき層を形成するようにしている力 熱処理 (再結晶化処理)を施し た Cuめっき層上に形成される上層側めつき層の種類や層数などに特別の制約はな ぐ例えば、熱処理 (再結晶化処理)を施した Cuめっき層上に Niめっき層を構成し、 その上に、上記実施例における Snめっき層の代わりに Sn—Pbめっき層を形成する ことも可能である。
[0042] また、本願発明は、さらにその他の点においても上記実施例に限定されるものでは なぐ電子部品本体を構成する材料の種類や、電子部品本体の具体的な構成、内 部電極の構成材料、内部電極の有無などに関し、発明の範囲内において、種々の 応用、変形を加えることが可能である。
産業上の利用可能性
[0043] 上述のように、本願発明においては、 Cu焼き付け電極層上に形成された Cuめっき 層を、 Cuめっき層が再結晶化する温度以上の温度で、かつ、導電性ペーストに含ま れるガラスが軟化しない温度で熱処理して、再結晶させるようにしており、再結晶化 処理が施された Cuめっき層が緻密であることから、めっき液が外部電極を通過して セラミック素子の内部に浸入したり、外部環境の湿気が内部に浸入したりすることを防 止することが可能な、信頼性の高いセラミック電子部品を得ることが可能になる。 また、 Cu焼き付け電極層を緻密な状態に焼き付けることに依存する必要がな 、た め、めっき付き性不良や、めっき層の緻密性低下に起因するはんだ爆ぜなどの不具 合の発生を抑制、防止することが可能になる。
したがって、本願発明は、電子部品素子の表面に外部電極が配設された構造を有 する種々の電子部品およびその製造工程に広く適用することが可能である。

Claims

請求の範囲
[1] 電子部品本体と、前記電子部品本体の表面に形成された外部電極とを備えた電子 部品であって、
前記外部電極が、
Cuを主成分とする Cu焼き付け電極層と、
前記 Cu焼き付け電極層上に形成された、再結晶化処理が施された Cuめっき層と、 再結晶化処理が施された前記 Cuめっき層上に形成された、少なくとも 1層の上層 側めつき層とを備えていること
を特徴とする電子部品。
[2] 前記電子部品本体が、セラミック焼結体と、セラミック焼結体内に配設された内部電 極とを備え、前記外部電極が、前記内部電極に電気的に接続されていることを特徴 とする請求項 1記載の電子部品。
[3] 電子部品本体と、前記電子部品本体の表面に形成された、 Cuを主成分とする Cu 焼き付け電極層と、前記 Cu焼き付け電極層上に形成された Cuめっき層と、前記 Cu めっき層上に形成された少なくとも 1層の上層側めつき層とを有する外部電極とを備 えた電子部品の製造方法であって、
電子部品本体に、 Cu粉末を主成分とし、ガラスを含む導電性ペーストを塗布し、所 定の焼き付け温度で焼き付けることにより Cu焼き付け電極層を形成する工程と、 前記 Cu焼き付け電極層上に Cuを析出させて Cuめっき層を形成する工程と、 前記 Cuめっき層を形成した後、前記 Cuめっき層が再結晶化する温度以上の温度 で、かつ、前記導電性ペーストに含まれるガラスが軟化しない温度で熱処理すること により Cuめっき層を再結晶化させる工程と、
Cuめっき層上にさらに金属を析出させて上層側めつき層を形成する工程と を備えていることを特徴とする電子部品の製造方法。
PCT/JP2006/310389 2005-03-06 2006-05-24 電子部品および電子部品の製造方法 WO2006129542A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006800196519A CN101189693B (zh) 2005-06-03 2006-05-24 电子器件及其制作方法
US11/935,854 US8179660B2 (en) 2005-03-06 2007-11-06 Electronic device and method for manufacturing the same
US13/443,932 US8894836B2 (en) 2005-06-03 2012-04-11 Electronic device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-164841 2005-06-03
JP2005164841A JP3918851B2 (ja) 2005-06-03 2005-06-03 積層型電子部品および積層型電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/935,854 Continuation US8179660B2 (en) 2005-03-06 2007-11-06 Electronic device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2006129542A1 true WO2006129542A1 (ja) 2006-12-07

Family

ID=37481471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310389 WO2006129542A1 (ja) 2005-03-06 2006-05-24 電子部品および電子部品の製造方法

Country Status (6)

Country Link
US (2) US8179660B2 (ja)
JP (1) JP3918851B2 (ja)
KR (1) KR100918912B1 (ja)
CN (1) CN101189693B (ja)
TW (1) TWI345245B (ja)
WO (1) WO2006129542A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5217658B2 (ja) 2008-06-10 2013-06-19 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011129568A (ja) * 2009-12-15 2011-06-30 Tdk Corp 電子部品の製造方法及び電子部品
JP2011192968A (ja) 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法
JP5589891B2 (ja) * 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2012119616A (ja) * 2010-12-03 2012-06-21 Tdk Corp 電子部品の製造方法及び電子部品
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2012160586A (ja) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
CN103023450B (zh) 2011-02-16 2015-09-23 株式会社村田制作所 电子元器件
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR102029468B1 (ko) * 2012-01-18 2019-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5794222B2 (ja) * 2012-02-03 2015-10-14 株式会社村田製作所 セラミック電子部品
JP2013165180A (ja) * 2012-02-10 2013-08-22 Tdk Corp 電子部品及び電子部品の製造方法
JP6076331B2 (ja) * 2012-03-19 2017-02-08 株式会社村田製作所 セラミック電子部品
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
WO2014024538A1 (ja) * 2012-08-07 2014-02-13 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR101718950B1 (ko) * 2012-12-18 2017-03-22 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
JP6112027B2 (ja) * 2013-03-26 2017-04-12 株式会社村田製作所 セラミック電子部品及びセラミック電子部品内蔵配線基板
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
KR101462798B1 (ko) * 2013-07-16 2014-11-20 삼성전기주식회사 외부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101525667B1 (ko) * 2013-07-22 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP5920303B2 (ja) 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
JP5920304B2 (ja) 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
JP2015111651A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
US10083795B2 (en) * 2014-09-30 2018-09-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
US9627136B2 (en) * 2014-09-30 2017-04-18 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
JP6592923B2 (ja) * 2015-03-20 2019-10-23 株式会社村田製作所 電子部品およびその製造方法
JP6570478B2 (ja) 2016-05-31 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2017216358A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
US10777359B2 (en) * 2017-01-25 2020-09-15 Holy Stone Enterprise Co., Ltd. Multilayer ceramic capacitor
KR102166129B1 (ko) * 2018-09-06 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터
KR102099775B1 (ko) * 2018-09-06 2020-04-10 삼성전기주식회사 적층 세라믹 커패시터
KR102538893B1 (ko) * 2018-09-06 2023-06-01 삼성전기주식회사 적층 세라믹 커패시터
KR102121579B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 전자부품
JP2020107704A (ja) * 2018-12-27 2020-07-09 Tdk株式会社 電子部品
JP2020107705A (ja) * 2018-12-27 2020-07-09 Tdk株式会社 電子部品
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7226161B2 (ja) * 2019-07-17 2023-02-21 株式会社村田製作所 電子部品
JP7363654B2 (ja) * 2020-04-20 2023-10-18 株式会社村田製作所 積層セラミック電子部品
JP2021182585A (ja) * 2020-05-19 2021-11-25 太陽誘電株式会社 積層セラミック電子部品の製造方法、積層セラミック電子部品及び回路基板
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ
JP2022183979A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264371A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JP2001230151A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd リードレスチップ部品
JP2004055679A (ja) * 2002-07-17 2004-02-19 Murata Mfg Co Ltd 電子部品及び積層セラミック電子部品
JP2004172383A (ja) * 2002-11-20 2004-06-17 Murata Mfg Co Ltd 導電ペースト及びセラミック電子部品の製造方法
JP2005064494A (ja) * 2003-07-30 2005-03-10 Kyocera Corp 電子部品の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
JPS5793517A (en) 1980-12-02 1982-06-10 Murata Manufacturing Co Method of forming terminal electrode for chip circuit part
JPH0377306A (ja) 1989-08-19 1991-04-02 Matsushita Electric Ind Co Ltd 電極形成方法
JP2830456B2 (ja) 1990-11-06 1998-12-02 三菱マテリアル株式会社 セラミックコンデンサ
JP3135754B2 (ja) 1993-08-09 2001-02-19 太陽誘電株式会社 積層コンデンサとその製造方法
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
JPH07335486A (ja) * 1994-06-10 1995-12-22 Matsushita Electric Ind Co Ltd 銅材、高ハンダ濡れ性−高接着強度電極及びその形成方法
JPH08264317A (ja) 1995-03-23 1996-10-11 Nok Corp ソレノイド装置及びその制御方法
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP3623864B2 (ja) 1996-09-17 2005-02-23 松下電器産業株式会社 金属皮膜抵抗器およびその製造方法
JP2000100647A (ja) 1998-09-24 2000-04-07 Kyocera Corp 積層セラミックコンデンサおよびその製造方法
JP3567759B2 (ja) * 1998-09-28 2004-09-22 株式会社村田製作所 誘電体セラミック組成物および積層セラミックコンデンサ
JP2001023852A (ja) * 1999-07-06 2001-01-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002050536A (ja) * 2000-07-31 2002-02-15 Murata Mfg Co Ltd 耐還元性誘電体セラミックおよび積層セラミックコンデンサ
JP4300259B2 (ja) * 2001-01-22 2009-07-22 キヤノンアネルバ株式会社 銅配線膜形成方法
JP3743406B2 (ja) * 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP3744439B2 (ja) * 2002-02-27 2006-02-08 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP4077261B2 (ja) 2002-07-18 2008-04-16 富士通株式会社 半導体装置
JP4438935B2 (ja) 2003-12-01 2010-03-24 ソニー株式会社 表示装置
JP4647224B2 (ja) * 2004-03-30 2011-03-09 昭栄化学工業株式会社 積層セラミック電子部品端子電極用導体ペースト

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264371A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JP2001230151A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd リードレスチップ部品
JP2004055679A (ja) * 2002-07-17 2004-02-19 Murata Mfg Co Ltd 電子部品及び積層セラミック電子部品
JP2004172383A (ja) * 2002-11-20 2004-06-17 Murata Mfg Co Ltd 導電ペースト及びセラミック電子部品の製造方法
JP2005064494A (ja) * 2003-07-30 2005-03-10 Kyocera Corp 電子部品の製造方法

Also Published As

Publication number Publication date
JP3918851B2 (ja) 2007-05-23
TW200710891A (en) 2007-03-16
JP2006339536A (ja) 2006-12-14
US8894836B2 (en) 2014-11-25
KR100918912B1 (ko) 2009-09-23
US8179660B2 (en) 2012-05-15
US20120196032A1 (en) 2012-08-02
CN101189693A (zh) 2008-05-28
KR20080010452A (ko) 2008-01-30
US20080081200A1 (en) 2008-04-03
CN101189693B (zh) 2012-11-07
TWI345245B (en) 2011-07-11

Similar Documents

Publication Publication Date Title
JP3918851B2 (ja) 積層型電子部品および積層型電子部品の製造方法
KR100812077B1 (ko) 전자부품 및 그 제조방법
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2020057754A (ja) 積層セラミック電子部品
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
WO2007007677A1 (ja) 電子部品、電子部品の実装構造および電子部品の製造方法
JP2009302300A (ja) 積層セラミック電子部品およびその製造方法
JPWO2013132965A1 (ja) 電子部品
WO2013108533A1 (ja) セラミック電子部品
JP2011204705A (ja) 積層型セラミック電子部品およびその製造方法
US20120147517A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2015037186A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2012109488A (ja) 積層セラミック電子部品
JP4269795B2 (ja) 導電性ペースト及びインダクタ
JP2005159121A (ja) 積層セラミック電子部品
TWI399769B (zh) 金屬膜及其製法和層疊型電子部件的製法及層疊型電子部件
JPH10144561A (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP4442135B2 (ja) セラミック電子部品の製造方法
JP4686270B2 (ja) 積層セラミックコンデンサ
JP2004172383A (ja) 導電ペースト及びセラミック電子部品の製造方法
JP2002298649A (ja) 導電性ペースト及びそれを用いたチップ型電子部品
JP2005294618A (ja) 電子部品
JP2006216781A (ja) 電子部品
JP2000260654A (ja) 極小チップ型電子部品

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680019651.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11935854

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077028180

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06746818

Country of ref document: EP

Kind code of ref document: A1