WO2007037314A1 - 信号測定装置 - Google Patents

信号測定装置 Download PDF

Info

Publication number
WO2007037314A1
WO2007037314A1 PCT/JP2006/319278 JP2006319278W WO2007037314A1 WO 2007037314 A1 WO2007037314 A1 WO 2007037314A1 JP 2006319278 W JP2006319278 W JP 2006319278W WO 2007037314 A1 WO2007037314 A1 WO 2007037314A1
Authority
WO
WIPO (PCT)
Prior art keywords
measurement
signal
reference signal
measurement circuit
circuit
Prior art date
Application number
PCT/JP2006/319278
Other languages
English (en)
French (fr)
Inventor
Koichi Nose
Masayuki Mizuno
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2007537668A priority Critical patent/JP5088134B2/ja
Priority to US12/088,352 priority patent/US8019560B2/en
Publication of WO2007037314A1 publication Critical patent/WO2007037314A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality

Definitions

  • the present invention relates to a signal measurement device provided in, for example, an integrated circuit.
  • This type of measurement circuit is disclosed in, for example, Japanese Patent Application Laid-Open No. 2000-111587.
  • the signal value m XTd (m is an integer, Td is the resolution) is used as the reference signal 1406, and the reference signal 1406 and the signal under measurement 1407 are compared.
  • a method is used in which the output signal 1401 is m where the magnitude relationship is reversed. At this time, the minimum and maximum values of m are determined according to the configuration of the circuit that generates the signal value m XTd and the measurement circuit.
  • the performance of the measurement circuit is improved by improving the measurement range (minimum and maximum values of m) and measurement resolution (Td).
  • Td measurement resolution
  • the required measurement range and measurement resolution differ for each integrated circuit.
  • the former method increases the area and power consumption, and the latter method increases the time required to design the measurement circuit for each integrated circuit.
  • the resolution may be limited due to measurement circuit errors due to transistor variations, thermal noise, and the like.
  • a method is known when the number of measurements is increased or the transistor size is increased.
  • it is difficult to predict the range and resolution required for measurement of the measurement target at the integrated circuit design stage, or if the size differs greatly during operation, it is necessary to over-design considering all the worst values. As a result, unnecessary area and power may increase.
  • a main object of the present invention is to provide a signal measurement device that realizes necessary performance while minimizing the area of the measurement circuit.
  • Another object of the present invention is to provide a signal measuring apparatus that dynamically switches the measurement range and resolution after design.
  • the signal measuring apparatus includes a plurality of measuring circuits, and the measuring circuit receives a reference signal and has a plurality of equally spaced parameter values based on the parameter value of the reference signal.
  • the reference signal generator that generates a number of reference signals and the signal under measurement are input, the signal under measurement is compared with the reference signals generated by the reference signal generator, and the results of these comparisons are compared.
  • a signal comparison unit for outputting.
  • the performance such as the measurement range, the resolution, and the measurement accuracy can be adjusted as necessary according to the number of measurement circuits having the reference signal generation unit and the signal comparison unit. it can. Therefore, no waste is generated to improve the performance, and the required performance can be realized while minimizing the area occupied by the measurement circuit.
  • FIG. 1 is a block diagram showing a signal measuring apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a circuit diagram showing a small-scale noise measurement circuit in specific example 1 of example 1 according to the present invention.
  • FIG. 3 is a circuit diagram showing an example of serial connection of a small-scale noise measurement circuit in specific example 1 of example 1 according to the present invention.
  • FIG. 4 is a circuit diagram showing an example of serial connection of a small-scale noise measurement circuit in specific example 2 of example 1 according to the present invention.
  • FIG. 5 is a diagram showing a reference voltage that can be generated by series connection of a small-scale noise measurement circuit in specific example 2 of example 1 according to the present invention.
  • FIG. 6 is a circuit diagram showing an example of serial connection of a small-scale noise measurement circuit in specific example 3 of example 1 according to the present invention.
  • FIG. 7 is a circuit diagram showing an example of parallel connection of small-scale noise measurement circuits in specific example 4 of example 1 according to the present invention.
  • FIG. 8 is a circuit diagram showing a small-scale clock jitter measurement circuit in Specific Example 5 of Example 1 according to the present invention.
  • FIG. 9 is a circuit diagram showing a first configuration of serial connection of small-scale clock jitter measurement circuits in specific example 5 of example 1 according to the present invention.
  • FIG. 10 is a circuit diagram showing a second configuration of the serial connection of the small-scale clock jitter measurement circuits in the fifth specific example of the first embodiment according to the present invention.
  • FIG. 11 is a circuit diagram showing a third configuration of the serial connection of the small-scale clock jitter measurement circuit in the fifth specific example of the first embodiment according to the present invention.
  • FIG. 12 is a circuit diagram showing parallel connection of small-scale clock jitter measurement circuits in Example 6 of Example 1 according to the present invention.
  • FIG. 13 is a circuit diagram showing a performance switching function of the small-scale noise measurement circuit in specific example 7 of example 2 according to the present invention.
  • FIG. 14 is a circuit diagram showing a performance switching function of the small-scale clock jitter measurement circuit in specific example 8 of embodiment 2 according to the present invention.
  • FIG. 15 is a block diagram showing a configuration of a conventional measurement circuit.
  • FIG. 16 is a diagram for explaining a quantization error that occurs when a conventional measurement circuit is used.
  • high performance of the signal measuring device is realized by connecting n measuring circuits in series and in parallel.
  • FIG. 1 is a block diagram of Embodiment 1 of the signal measuring apparatus of the present invention.
  • the signal measuring device 101 is composed of n small-scale measuring circuits 111, 112, ..., 11m, 121, 122, ..., 12m, ..., lql, 1 q2, ..., lqm ing.
  • m and q are positive integers
  • n is the product of m and q, and is an integer of 2 or more.
  • small-scale measurement circuits lll to lqm are arranged in m rows of q.
  • Small-scale measurement circuits 111 to: L lm, 121 to 12 m, lql to: Lqm are connected in series, and each column is connected in parallel.
  • the small-scale measurement circuits lll to lqm each input a signal under measurement A and a reference signal B to be measured.
  • Small measurement circuits connected in series lll to l lm (or 121 to 12m, ⁇ , lql to: Lqm) give reference signal B with different parameter values to increase the measurement range or measurement resolution Can do.
  • the parameters of the reference signal B include voltage and phase. Specific examples of circuits for realizing series connection and parallel connection will be described below.
  • Example 1 extends the measurement range by connecting multiple small-scale noise measurement circuits in series and directly giving a reference signal to each small-scale noise measurement circuit.
  • S is the measurement range
  • B is the resolution
  • Z is the noise component (variation, thermal noise, frits force noise, etc.) that depends on the transistor size.
  • the small-scale noise measurement circuit 200 includes terminals 201 and 202, a reference voltage generation unit (reference signal generation unit) 203, and a voltage comparison unit (signal comparison unit) 204. It is configured.
  • a reference signal B is supplied to the terminal 201 from the outside. Since the voltage of this reference signal B corresponds to the lower limit of the measurement range of the small-scale noise measurement circuit 200, the voltage of the reference signal B is called the measurement range lower limit voltage Vm.
  • the measurement range of the small-scale noise measurement circuit 200 is S
  • the voltage at the terminal 202 is Vm + S. Since the voltage at the terminal 202 corresponds to the upper limit of the measurement range of the small noise measurement circuit 200, it is called the measurement range upper limit voltage.
  • the reference voltage generator 203 is connected between the terminal 201 and the terminal 202, and has a voltage value at equal intervals with the parameter value of the reference signal B, that is, the value of the measurement range lower limit voltage as a base point. A plurality of reference voltages are generated.
  • the reference voltage generator 203 has a configuration in which T voltage sources (T is an integer) whose output voltage is S ZT are connected in series, and the negative voltage of each voltage source is used as the reference voltage. It is taken out. Therefore, the first reference voltage is Vm, the second reference voltage is Vm + SZT,..., And the Tth reference voltage is Vm + S X (T ⁇ 1) X ZT. If k is an integer from 0 to ⁇ —1, the kth reference voltage is Vm + kX SZT. Note that the reference voltage generation unit 203 may be configured such that the voltage on the positive side of each voltage source is extracted as a reference voltage.
  • the voltage comparison unit 204 receives the measured voltage 207, compares the measured voltage 207 with the T reference voltages output from the reference voltage generation unit 203, and refers to the result of the comparison. Output for each voltage.
  • the voltage comparison unit 204 includes T voltage comparators 205 provided for each reference voltage. Each voltage comparator 205 compares the corresponding reference voltage with the voltage to be measured 207 and outputs the result. Voltage comparator 204 is the voltage to be measured When the result that 207 is “higher level” than the reference voltage is output from the M voltage comparators 205, the voltage level of the signal under measurement 207 can be estimated as Vm + (M ⁇ 1) XSZT.
  • the reference voltage input to the j-th stage (j is an integer) small-scale noise measurement circuit is set to the reference voltage input to the (j—1) -th stage small-scale noise measurement circuit, which is the preceding stage.
  • the product of the interval of the reference voltages generated by the reference signal generator of the small noise measurement circuit of the eye and the number of reference voltages is set to a value obtained by adding or subtracting.
  • the reference voltage for the first small-scale noise measurement circuit 301 is Vs
  • the reference voltage for the second small-scale noise measurement circuit 302 is Vs + S
  • the nth small-scale noise measurement circuit is generated using a voltage source 309 outside the small noise measurement circuit.
  • the second small noise measurement circuit 302 generates Vs + S, (Vs + S) + S / T, ..., (Vs + S) + SX (T— 1) ZT reference voltage
  • Vs + (n- 1) XS, (Vs + (n— 1) XS) + S / T, ..., (Vs + (n— 1) XS) + SX (T — 1) ZT reference voltage is generated.
  • the first small noise measurement circuit 301 has a measurement range from Vs to Vs + SX (T—DZT
  • the second small noise measurement circuit 302 has a measurement range from Vs + S to (Vs + S) + SX (TD Up to / T
  • the measurement range of the nth small noise measurement circuit is from Vs + (n-1) XS to (Vs + (n-1) XS) + SX (T—DZT.
  • the noise measurement range of Vs extends from Vs to (Vs + (n— 1) XS) + SX (T— 1) ZT.
  • the reference voltage generation unit 304 of the small-scale noise measurement circuit 301 is composed of several voltage sources 1,... Part
  • 305 is composed of a number of voltage sources 2,...
  • the reference voltage generator 306 is also configured with a number of voltage sources 3,.
  • Specific example 2 is a series of multiple small noise measurement circuits connected in series. An external voltage is applied to each as a reference signal to improve resolution.
  • FIG. 4 shows an example in which n small-scale noise measurement circuits 200 shown in FIG. 2 are arranged in series.
  • n small-scale noise measurement circuits 200 are prepared, and the reference voltage input to the j-th small-scale noise measurement circuit is applied to the preceding stage (j 1) Add the quotient obtained by dividing the interval of the reference voltage generated by the reference signal generator of the (j 1) stage small noise measurement circuit by n to the reference voltage input to the stage small noise measurement circuit. Or set to the subtracted value.
  • the reference voltage of the first small noise measurement circuit 401 is Vs
  • the reference voltage of the second small noise measurement circuit 402 is Vs + (S / T) / n
  • the nth small noise measurement Set the reference voltage of the circuit as Vs + (S / T) X (n-l) Zn.
  • the voltage source 409 of the voltage SZnT is used.
  • Example 3 expands the measurement range by connecting multiple small noise measurement circuits in series and inputting the measurement range upper limit signal of the previous stage small noise measurement circuit as the measurement range lower limit signal of the subsequent stage. is there.
  • FIG. 6 shows an example in which ⁇ small-scale noise measurement circuits 200 shown in FIG. 2 are arranged in series.
  • the measurement range upper limit voltage of the first small-scale noise measurement circuit 601 is Vs + S.
  • This measurement range upper limit voltage Vs + S is connected to the measurement range lower limit voltage terminal of the second small-scale noise measurement circuit 602, and the measurement range upper limit voltage Vs + 2 XS of the second small-scale noise measurement circuit is set to the third small-scale noise measurement circuit 602. Repeatedly connecting to the measurement range lower limit voltage terminal of the scale noise measurement circuit 603.
  • the measurement range of the first small noise measurement circuit 601 is from Vs to Vs + SX (T—1) ZT
  • the measurement range of the second small noise measurement circuit 602 is from Vs + S to (Vs + S ) + SX (T— 1)
  • the measurement range of the ⁇ th small noise measurement circuit is Vs + (n-1) From 3 to ( ⁇ 3 + (11—1) XS) + SX ( ⁇ —1) ⁇ .
  • the noise measurement range of the entire signal measurement device extends from Vs to (Vs + (n-1) XS) + SX (T-1) 1, as in Example 1.
  • the feature of Specific Example 3 is that, as in Specific Example 2, it is not necessary to generate a reference voltage outside the small-scale noise measurement circuit.
  • the reference voltage generation units 604, 605, and 606 of the small-scale noise measurement circuits 601, 602, and 603 have the same configuration as the reference voltage generation units 304, 305, and 306 of Example 1, and the reference voltage
  • the reference voltages generated by the generation units 604, 605, and 606 are also the same as the reference voltages generated by the reference voltage generation units 304, 305, and 306.
  • Example 4 shows a case where multiple small noise measurement circuits are connected in parallel.
  • Fig. 7 shows an example in which ⁇ small-scale noise measurement circuits 200 shown in Fig. 2 are arranged in parallel.
  • the same reference voltage Vs is input to ⁇ small-scale noise measurement circuits 701, 702, 703..., And generated by reference voltage generation units 704, 705, 706.
  • the level of the reference voltage used is also the same.
  • the reference voltages of Vs, Vs + S / T,..., Vs + S X (T ⁇ 1) ZT are generated in all of the reference voltage generation units 704, 705, 70 6.
  • the measurement range and resolution remain unchanged, but the average value of the ⁇ measurement results obtained by measuring the same signal with ⁇ small-scale noise measurement circuits 701, 702, 703, ... is taken.
  • noise components caused by the transistor size such as thermal noise and process variations for each of the small-scale noise measurement circuits 701, 702, 703, and the offset of the voltage comparator 205, can be reduced to 1Z ⁇ .
  • the small-scale clock jitter measurement circuit 800 includes a measurement range lower limit signal terminal 801, a measurement range upper limit signal terminal 802, a reference phase generation unit (reference signal generation unit) 803, and a phase comparison unit ( Signal comparison unit) 804.
  • the measurement range lower limit signal terminal 801 receives the reference clock ⁇ , that is, the measurement range lower limit phase Tm.
  • the reference phase generator 803 is connected between the terminal 801 and the terminal 802, and has a reference clock.
  • a plurality of reference phases having equidistant phases starting from the parameter value of Q A, that is, the measurement range lower limit phase Tm are generated.
  • the reference phase generation unit 803 has a configuration in which T delay elements having a delay time of S ZT are connected in series, and the phase on the input side of each delay element is extracted as the reference phase. Therefore, the first reference phase is Tm, the second reference phase is Tm + SZT,..., And the Tth reference phase is Tm + SX (T ⁇ 1) X ZT. If k is an integer from 0 to T ⁇ 1, the kth reference phase is Tm + k X SZT. Note that the reference phase generation unit 803 may be configured to extract the phase on the output side of each delay element as the reference phase.
  • the phase comparison unit 804 receives the measured clock 807, compares the measured clock 807 with T reference phases output from the reference phase generation unit 803, and refers to the results of these comparisons. Output for each reference phase.
  • the phase comparison unit 804 includes T phase comparators 805 provided for each reference phase. Each phase comparator 805 compares the corresponding reference phase with the clock under test 807 and outputs the result. When the result that the measured clock 807 is “higher” than the reference phase is output from the M phase comparators 805, the phase comparator 804 shifts the time of the measured clock 807 relative to the reference clock A. (Jitter) can be estimated as (M-1) X SZT.
  • the first configuration uses n small-scale clock jitter measurement circuits 800 shown in FIG. 8 and n-1 delay elements 909 with a delay amount S. Can be realized. If the measurement range lower limit phase of the first small clock jitter measurement circuit 901 is Ts, the measurement range lower limit phase of the second small clock jitter measurement circuit 902 is through the delay element 909, so Ts + S become. Furthermore, by setting the measurement range lower limit phase of the kth small-scale clock jitter measurement circuit to Ts + (k-1) XS and the measurement range lower limit phase shifted by S, the jitter measurement range of the entire signal measurement device Can be extended from Ts to (Ts + (n- 1) XS) + SX (T 1) ⁇ .
  • ⁇ small clock jitter measurement circuits 800 shown in FIG. 8 are prepared, and the lower limit phase of the measurement range of the first small clock jitter measurement circuit 1001 is set.
  • Ts , Ts + (S / T) / n for the second small clock jitter measurement circuit 1002 and Ts + (S / T) X (n — L) Use n ⁇ 1 delay elements 1009 with a delay amount of SZnT so as to be Zn.
  • the n-th reference position generator 1004, 1005, 1006,..., And the displacement force force are output at the reference position S interval SZ (TX n). Therefore, the phase resolution of the entire signal measuring device is improved to SZ (TX n).
  • the delay time of the delay element is finite, and it has been difficult to improve the resolution by reducing the delay time S of the delay element.
  • the ⁇ small-scale clock jitter measurement circuits 1001, 1002, 1003... Have the resolution, that is, the delay time of the delay elements constituting the reference phase generation units 1004, 1005, 1006. Even if it is, the resolution of the entire signal measuring device can be improved to SZn.
  • n small-scale clock jitter measurement circuits 800 shown in FIG. 8 are prepared. If the measurement range lower limit phase of the first small clock jitter measurement circuit 1101 is Ts, the measurement range upper limit phase of the first small clock jitter measurement circuit 1101 is Ts + S. Therefore, this measurement range upper limit phase is connected to the measurement range lower limit phase terminal of the second small clock jitter measurement circuit 1102, and the measurement range upper limit phase Ts + 2 XS of the second small clock jitter measurement circuit 1102 is set. Repeatedly connecting to the measurement range lower limit phase terminal of the third small-scale clock jitter measurement circuit 1103.
  • the 1101 measurement range of the first small clock jitter measurement circuit is from Ts to Ts + SX (T—1) ZT
  • the measurement range of the second small clock jitter measurement circuit 1102 is from Ts + S to (Ts + S) + SX (T- 1)
  • the measurement range of the ⁇ th small clock jitter measurement circuit is from Ts + (n-1) XS to (Ts + (n-1) XS) + SX ( ⁇ —1) It becomes up to ⁇ .
  • the clock jitter measurement range of the entire signal measurement device extends from Ts to (Ts + (n-1) X S) + S X (T-1) ZT.
  • the advantage of the third configuration is that there is no need to generate the measurement range lower limit phase (reference clock) outside the small-scale clock jitter measurement circuit as in the first and second configurations described above. .
  • Example 6 is a small-scale clock jitter measurement circuit connected in parallel.
  • Figure 12 This is an example in which n small-scale clock jitter measurement circuits 800 shown in Fig. 6 are arranged in parallel.
  • the phases of the input signals to n small-scale clock jitter measurement circuits 1501, 1502, 1503 ... are all Ts, and are generated by the reference phase generation units 1504, 1505, 1506 ... of each small-scale clock jitter measurement circuit.
  • the reference phase level is also the same. In this case, the measurement range and resolution remain unchanged, but the average value of n measurement results obtained by measuring the same signal with n small-scale clock jitter measurement circuits 1501, 1 502, 1503,.
  • the noise components due to transistor size, such as thermal noise, process variation, and phase comparator offset for each small-scale clock jitter measurement circuit 1501, 1502, 1503, etc. can be reduced to 1Zn.
  • the second embodiment relates to the performance switching of the measurement circuit by the input switching circuit.
  • the input switching circuit is added to each of the n small-scale measurement circuits in the first embodiment, and the performance is statically controlled by appropriately controlling the input. Can be switched automatically or dynamically.
  • Example 7 relates to dynamic switching of a small-scale noise measurement circuit. Specific example 7 is shown in FIG. As shown in FIG. 13, the reference voltage switching circuit 1209 is provided in each of the small noise measurement circuits 1201, 1202,..., And selects one of a plurality of reference voltages having different voltage values. Are supplied to the corresponding small noise measurement circuits 1201, 1202,. The selection of the reference voltage is performed according to the switching signals 1203, 1204, 1205. Since the reference voltage switching circuit 1209 has a selector structure in which connection can be switched by a switch, the above operation can be freely switched even after design.
  • the noise measurement range can be expanded by setting the operating range of the reference voltage generators of multiple small-scale noise measurement circuits to values shifted by S. it can.
  • the operating range can be expanded.
  • the reference voltage switching circuit 1209 By controlling the reference voltage switching circuit 1209 to give the same measurement range lower limit voltage to all of the small-scale noise measurement circuits 1201, 1202..., Thermal noise for each of the small-scale noise measurement circuits 1201, 1202. Noise components caused by transistor size, such as process variation and voltage comparator 205 offset, can be reduced to 1Zn.
  • Example 8 relates to dynamic switching of a small-scale clock jitter measurement circuit.
  • Example 8 is shown in Fig.14.
  • the reference phase switching circuit 1309 is provided in each of the small-scale clock jitter measurement circuits 1301, 1302,..., And selects one of a plurality of reference clocks having different phases.
  • the selection of the reference clock is performed according to the switching signals 1303, 1304, 13 05.
  • the reference phase switching circuit 1309 can switch the operation freely even after design by adopting a structure in which the connection can be switched by a switch.
  • the reference phase switching circuit 1309 controls the reference phase switching circuit 1309 to give the same measurement range lower limit phase to all of the small-scale clock jitter measurement circuits 1301, 1302, ..., the small-scale clock jitter measurement circuit 1301, 1302 ... Noise components due to transistor size, such as thermal noise and process variation for each, and offset of voltage comparator 805, can be reduced to 1Zn.
  • the signal measuring device includes a plurality of measuring circuits.
  • These measurement circuits include a reference signal generation unit and a signal comparison unit.
  • the reference signal generation unit inputs a reference signal and generates a plurality of reference signals having parameter values at equal intervals with the parameter value of the reference signal as a base point.
  • the signal comparison unit inputs the signal under measurement, This signal to be measured is compared with a plurality of reference signals output from the reference signal generator, and the results of these comparisons are output.
  • the signal comparison unit may output the comparison result for each reference signal.
  • the number of measurement circuits should be increased according to the required amount. If the resolution is to be improved, the number of measurement circuits should be increased according to the required amount. To improve measurement accuracy, the number of measurement circuits should be increased according to the required amount. Therefore, since no waste is generated to improve the performance, the necessary performance can be realized while minimizing the occupied area of the measurement circuit.
  • the plurality of measurement circuits may be arranged in a line. This naturally includes a plurality of measurement circuits arranged in a plurality of rows.
  • the measurement circuit has an interval between the parameter value of the reference signal generated by the reference signal generation unit of the other measurement circuit and the parameter value of the reference signal input to the other measurement circuit corresponding to the preceding stage of the measurement circuit.
  • a reference signal having a value obtained by adding or subtracting the product of the number of signals and the number of reference signals may be input.
  • the difference in the parameter value of the reference signal between two adjacent measurement circuits is the measurement range of one measurement circuit. Therefore, as the signal measuring device, measurement ranges corresponding to the number of measurement circuits can be obtained.
  • the measurement circuit may have the largest parameter value generated by another measurement circuit that precedes the measurement circuit, and may input the reference signal as a reference signal! In this case, since it is not necessary to newly provide a means for setting the parameter value of the reference signal, the configuration can be simplified.
  • the measurement circuit has a parameter value interval of the reference signal generated by the reference signal generation unit of the other measurement circuit to the parameter value of the reference signal input to the other measurement circuit corresponding to the previous stage of the measurement circuit.
  • a reference signal having a value obtained by adding or subtracting the quotient divided by the number of all measurement circuits may be input.
  • the reference signal is generated in each measurement circuit so that the meter values are equally spaced, but the base point of the parameter value is “a quotient obtained by dividing the parameter value interval by the number of measurement circuits” for each measurement circuit. It is shifted one by one. Therefore, the resolution is improved by the number of measurement circuits.
  • the present invention may further include a switching circuit that selects one of! / And a deviation from a plurality of reference signals having different parameter values and supplies the selected signal to the measurement circuit.
  • the switching circuit may select one of at least two reference signals from among the following three reference signals.
  • the first reference signal includes the parameter value of the reference signal input to the other measurement circuit, which is the previous stage of the measurement circuit, the interval between the parameter value of the reference signal generated by the reference signal generation unit of the other measurement circuit, and the reference signal. This is a signal having a value obtained by adding or subtracting the product of the number of.
  • the second reference signal is an interval between the reference signal parameter value generated by the reference signal generation unit of the other measurement circuit and the parameter value of the reference signal input to the other measurement circuit preceding the measurement circuit. This signal is the value obtained by adding or subtracting the quotient divided by the number of all measurement circuits.
  • the third reference signal is a signal having the same parameter value supplied to all measurement circuits. In this case, the desired performance can be improved from the measurement range, resolution, measurement accuracy, etc., at each measurement.
  • Examples of parameters of the reference signal and the signal under measurement include voltage and phase.
  • voltage and phase can be measured.
  • Phase may be rephrased as time.
  • the measurement object of the present invention is not limited to these.
  • the signal measuring apparatus generally has an integrated circuit force formed on a semiconductor substrate.
  • a measurement range lower limit signal for determining the measurement range lower limit Vm can be input, and the measurement range upper limit signal Vm + S (S is the measurement range) for determining the measurement range upper limit of the measurement range is It is characterized by having a plurality of measurement circuits with a configuration that can output, and providing performance that is higher than the performance of each measurement circuit by appropriately giving the measurement range lower limit Vm of each measurement circuit.
  • Use multiple small measurement circuits whose performance of noise components (variation, thermal noise, frits force noise, etc.) depending on the measurement range, resolution, or transistor size is less than the required performance.
  • the required performance can be achieved while minimizing the area of the measurement circuit.
  • whether the same measurement range lower limit signal as that of the other measurement circuits is input to the measurement range lower limit signal of each measurement circuit or an externally generated measurement range lower limit signal is input.
  • an input selection circuit that can select whether to input the measurement range upper limit signal of another measurement circuit is added, and the circuit has a circuit that can switch the measurement performance statically or dynamically. Using a switching circuit that switches the input of one or more measurement circuits to a small measurement circuit according to the measurement performance, the range and resolution required for measurement of the measurement target are dynamically switched after design.
  • the present invention can also be configured as follows.
  • the present invention described below is an integrated circuit formed on a semiconductor substrate.
  • the first integrated circuit includes a plurality of measurement circuits that can set the measurement range lower limit from the outside.
  • the first integrated circuit includes a function for setting a measurement range lower limit that differs between measurement circuits and a measurement circuit that has the same measurement range lower limit. It has a function of arranging a plurality.
  • the second integrated circuit has a configuration in which n of the measurement circuits described above can receive a measurement range lower limit signal for determining a measurement range lower limit, and the kth (K is an integer from 1 to N—1)
  • the measurement range of the measurement circuit is S (k) and the lower limit of the measurement range is Vs (k), for all k (l to N-l)
  • the measurement range lower limit of the k + 1st measurement circuit Signal Vs (k + 1) Force Vs (k) + S (k) By setting the value to be less than or equal to S (N) + Vs (N -l) It is characterized by having a function that extends to -Vs (l).
  • the third integrated circuit has the same measurement range (denoted as S) and measurement resolution (denoted as Td) in the first integrated circuit, and a measurement range lower limit signal for determining the lower limit of the measurement range is input.
  • the measurement range lower limit signal of the kth measurement circuit (k is an integer from 1 to N) is defined as Vs + (k-1) XTdZn (Vs is the lower limit value of the measurement range). By setting to, it has the measurement range S and the function to improve the measurement resolution to TdZn.
  • a plurality of measurement range lower limit signals for determining the measurement range lower limit signal can be input and a measurement range upper limit signal for determining the measurement range upper limit can be output.
  • the measurement range upper limit signal of the i-th measurement circuit consisting of the measurement circuit and having the measurement range S (i) is changed to the measurement range lower limit signal of the i + 1st measurement circuit having the measurement range S (i + 1). By connecting, it has a function to improve the measurement range to S (i) + S (i + 1).
  • n of the measurement circuits have the same measurement range, and a measurement range lower limit signal for determining the measurement range lower limit is received. It has a configuration that can be input and has a function to set all measurement range lower limit signal values to be the same.
  • the measurement circuit outputs a signal to be connected to the measurement range lower limit signal according to the required performance, depending on whether the first to fifth integrated circuits are different.
  • the integrated circuit according to claim 1 further comprising a switchable means and having a function of switching a measurement range or a resolution or a number of measurement circuits to be operated in parallel by the fifth integrated circuit.
  • the seventh integrated circuit is one of the first to sixth integrated circuits, and the measurement circuit is a voltage measurement circuit, and inputs the measurement range lower limit Vm of the voltage measurement circuit.
  • Terminal and SZn (where n is an integer) (n + 1) voltage (Vm + (k— 1) XS / n) (S is the measurement range of the measurement circuit, k is an integer between 1 and N + 1)
  • Possible reference voltage generators n voltage comparators that compare the magnitude of n types of voltages from Vm to Vm + (n— 1) X SZn and the measured voltage, and the upper limit of the measurement range of the voltage measurement circuit It is composed of terminals that output Vm + SZn.
  • the eighth integrated circuit is different from the first to sixth integrated circuits, and the measurement circuit is a clock phase difference measurement circuit, and the measurement range lower limit of the phase difference measurement circuit
  • a reference phase generator that can output (n + 1) types of clocks, each of which has a Tm input terminal and an output timing different from Sm (where n is an integer) from Tm to Tm + S, and Tm to Tm + (n-1) )
  • It consists of n phase comparators that compare the n types of phases up to XS / n with the phase of the clock to be measured, and a terminal that outputs the measurement range upper limit Tm + SZn of the phase difference measurement circuit. It is a feature.
  • the ninth integrated circuit is different from the first to sixth or eighth integrated circuits, and the measurement circuit is a clock phase difference measurement circuit.
  • the measurement phase lower limit Tm is input, the output timing is different by SZn (n is an integer) from Tm force to Tm + S, and the reference phase generator that can output (n + 1) types of clocks and the measured clock timing Measurement range lower limit Ts input terminal and output timing from Ts to Ts + (S + ⁇ ⁇ ) SZn + ⁇ ( ⁇ is an integer), and the measured phase generator that can output (n + 1) types of clocks, the kth output phase of the reference phase generator (k is an integer from 1 to n) and the measured phase N phase comparators comparing the kth output phase of the phase generator, the generation range upper limit Tm + SZn of the reference phase generator, and the generation range upper limit Ts + (S + ⁇ ⁇ ) of the measured phase generator It is characterized by being comprised with the terminal which outputs.
  • the present invention it is possible to achieve desired performance while minimizing the area of the measurement circuit by using a plurality of small-scale measurement circuits according to required measurement performance such as measurement range and resolution. effective. Furthermore, the use of a switching circuit that switches the inputs of a plurality of measurement circuits according to the measurement performance has the effect that the range and resolution required for measurement of the measurement target can be dynamically switched after design.

Abstract

　小規模測定回路（１１１～１ｑｍ）が、ｍ個ずつｑ列に分かれて配設されている。各列の小規模測定回路（１１１～１１ｍ，１２１～１２ｍ，１ｑ１～１ｑｍ）はそれぞれ直列接続され、更に各列は並列接続されている。小規模測定回路（１１１～１ｑｍ）は、測定対象となる被測定信号Ａと、基準信号Ｂとをそれぞれ入力している。直列接続された小規模測定回路（１１１～１１ｍ…）にパラメータの値がそれぞれ異なる基準信号Ｂを与えることにより、測定範囲又は測定分解能を高めることができる。また、各列にパラメータが同一の基準信号Ｂを与えることにより、トランジスタサイズに依存する雑音成分を低減することができる。本発明によれば、測定範囲や分解能、雑音低減など、必要とされる測定性能に応じて小規模測定回路を複数用いることによって、測定回路の面積を最小限に抑えつつ、所望の性能を実現できるという効果がある。

Description

明 細 書
信号測定装置
技術分野
[0001] 本発明は、例えば集積回路内に設けられる信号測定装置に関する。
背景技術
[0002] 近年、集積回路の高速ィ匕及び複雑ィ匕に伴い、チップ内のノイズやそのばらつき又 はクロックのタイミングゆらぎ (ジッタ）などの原因で、動作不良を起こしたり動作帯域 が低下したりするなどの問題が深刻になってきている。従来は、集積回路外部に信 号を取り出し、その挙動を観測していた。しかし、集積回路の動作周波数は年々上昇 しているものの、集積回路外部のボードやパッケージの動作周波数はその上昇速度 に追い着いていない。そのため、集積回路外部に取り出す経路上のノイズの影響が 無視できなくなり、集積回路内部の高速動作を集積回路外部で観測することが困難 になってきている。そこで、チップ内部に測定回路を設け、内部動作を観測する手法 の必要性が高まっている。
[0003] この種の測定回路は、例えば特開 2000— 111587号公報に開示されている。従 来の測定回路では、図 15に示すように、基準信号 1406として信号値 m XTd (mは 整数、 Tdは分解能である。）を用い、その基準信号 1406と被測定信号 1407とを比 較し、大小関係が逆転する mを出力信号 1401とする方法が用いられている。このと き、信号値 m XTdを生成する回路及び測定回路の構成に応じて、 mの最小値及び 最大値が決められる。
[0004] 図 16に示すように、被測定信号 1402の値が m XTd+ のときには出力信号 14 01として mが出力され、被測定信号 1403の値が（m+ 1) XTd+ A bのときには m+ 1が出力され、被測定信号 1404の値が m XTd+ A cのときには mが出力される。こ のように、 Td以下の間隔で比較ができないため、被測定信号 1402〜1404と測定結 果である出力信号 1401との間には最大で Tdに相当する誤差 (量子化誤差)が生じ ることとなる。
発明の開示 発明が解決しょうとする課題
[0005] 測定回路の性能は、測定範囲 (mの最小値及び最大値)や測定分解能 (Td)を向 上させることで改善される。しかし、そのためには面積や消費電力を増大させる必要 があるので、製造コストや分留まりの低下を引き起こしてしまう。
[0006] 前述のノイズやそのばらつき又はクロックのタイミングゆらぎ（ジッタ）の測定に関して は、必要とされる測定範囲や測定分解能は集積回路ごとに異なる。更に、測定対象 の測定に必要な範囲の予測が困難である場合や、その大きさが時間ごとに大きく異 なる場合もある。したがって、従来の測定回路では、過剰に測定範囲が大きい若しく は分解能が細力 、測定マクロを流用するか、集積回路ごとに測定回路を設計し直す 必要があった。しかし、前者の方法では面積や消費電力が大きくなり、後者の方法で は集積回路ごとに測定回路を設計するのに必要な時間が力かってしまうという問題 かあつた。
[0007] 一方、トランジスタばらつきや熱雑音などによる測定回路の誤差により、分解能が制 限される場合もある。この対策としては、測定回数を増やす、又はトランジスタサイズ を大きくするといつた手法が知られている。しかし、測定対象の測定に必要な範囲や 分解能の予測が集積回路設計段階で困難な場合や、その大きさが動作時に大きく 異なる場合には、すべての最悪値を考慮した過剰設計が必要となるため、不必要な 面積や電力が増大してしまう可能性がある。
[0008] このように従来技術では、前述したノイズやばらつき、クロックのタイミングゆらぎ（ジ ッタ)の測定に関して、必要とされる測定範囲や分解能は集積回路や動作状況ごと に異なるため、集積回路ごとに個別に測定回路を設計する必要がある、又は過剰設 計による面積や電力のオーバヘッドが生じる、という問題があった。
[0009] そこで、本発明の主な目的は、測定回路の面積を最小限に抑制しつつ、必要な性 能を実現する信号測定装置を提供することにある。本発明の他の目的は、測定範囲 や分解能を設計後に動的に切り替える信号測定装置を提供することにある。
課題を解決するための手段
[0010] 本発明に係る信号測定装置は、複数の測定回路を備え、測定回路は、基準信号を 入力し、この基準信号のパラメータ値を基点とする等間隔のパラメータ値を有する複 数の参照信号を生成する参照信号生成部と、被測定信号を入力し、この被測定信 号と参照信号生成部力 出力された複数の参照信号とを比較し、これらの比較の結 果を出力する信号比較部とを備えることを特徴とする。
発明の効果
[0011] 本発明に係る信号測定装置によれば、基準信号生成部及び信号比較部を有する 測定回路の個数により、測定範囲、分解能、測定精度などの性能を必要に応じて調 整することができる。したがって、性能を向上させるために無駄が生じないので、測定 回路の占有面積を最小限に抑制しつつ、必要な性能を実現することができる。 図面の簡単な説明
[0012] [図 1]図 1は、本発明に係る実施例 1の信号測定装置を示すブロック図である。
[図 2]図 2は、本発明に係る実施例 1の具体例 1における小規模ノイズ測定回路を示 す回路図である。
[図 3]図 3は、本発明に係る実施例 1の具体例 1における小規模ノイズ測定回路の直 列接続例を示す回路図である。
[図 4]図 4は、本発明に係る実施例 1の具体例 2における小規模ノイズ測定回路の直 列接続例を示す回路図である。
[図 5]図 5は、本発明に係る実施例 1の具体例 2における小規模ノイズ測定回路の直 列接続により発生可能な参照電圧を示した図である。
[図 6]図 6は、本発明に係る実施例 1の具体例 3における小規模ノイズ測定回路の直 列接続例を示す回路図である。
[図 7]図 7は、本発明に係る実施例 1の具体例 4における小規模ノイズ測定回路の並 列接続例を示す回路図である。
[図 8]図 8は、本発明に係る実施例 1の具体例 5における小規模クロックジッタ測定回 路を示す回路図である。
[図 9]図 9は、本発明に係る実施例 1の具体例 5における小規模クロックジッタ測定回 路の直列接続の第 1の構成を示す回路図である。
[図 10]図 10は、本発明に係る実施例 1の具体例 5における小規模クロックジッタ測定 回路の直列接続の第 2の構成を示す回路図である。 [図 11]図 11は、本発明に係る実施例 1の具体例 5における小規模クロックジッタ測定 回路の直列接続の第 3の構成を示す回路図である。
[図 12]図 12は、本発明に係る実施例 1の具体例 6における小規模クロックジッタ測定 回路の並列接続を示す回路図である。
[図 13]図 13は、本発明に係る実施例 2の具体例 7における小規模ノイズ測定回路の 性能切替機能を示す回路図である。
[図 14]図 14は、本発明に係る実施例 2の具体例 8における小規模クロックジッタ測定 回路の性能切替機能を示す回路図である。
[図 15]図 15は、従来の測定回路の構成を示すブロック図である。
[図 16]図 16は、従来の測定回路を用いた場合に発生する量子化誤差について説明 する図である。
発明を実施するための最良の形態
[0013] 以下、図面を参照し、本発明の実施例について説明する。
(実施例 1)
実施例 1は、 n個の測定回路を直列及び並列にすることにより、信号測定装置の高 性能化を実現するものである。
図 1は、本発明の信号測定装置の実施例 1のブロック図である。信号測定装置 101 は、 n個の小規模測定回路 111, 112, · ··, 11m, 121, 122, · ··, 12m, · ··, lql, 1 q2, · ··, lqmで構成されている。 mと qは正の整数であり、 nは mと qの積であり、 2以 上の整数である。
[0014] これら n個の小規模測定回路 l l l〜lqmは、 m個ずつ q列に分かれて配設されて いる。各列の小規模測定回路 111〜： L lm, 121〜12m, lql〜： Lqmはそれぞれ直 列接続され、更に各列は並列接続されている。小規模測定回路 l l l〜lqmは、測定 対象となる被測定信号 Aと、基準信号 Bとをそれぞれ入力している。直列接続された 小規模測定回路 l l l〜l lm (又は 121〜12m, · ··, lql〜： Lqm)にパラメータの値 がそれぞれ異なる基準信号 Bを与えることにより、測定範囲又は測定分解能を高める ことができる。また、各列にパラメータが同一の基準信号 Bを与えることにより、トランジ スタサイズに依存する雑音成分（ばらつき、熱雑音、フリツ力ノイズなど)を低減するこ とができる。ここに基準信号 Bのパラメータとしては電圧や位相などが挙げられる。直 列接続及び並列接続を実現する回路の具体例をそれぞれ以下で説明する。
[0015] (具体例 1)
具体例 1は、複数の小規模ノイズ測定回路を直列接続し、小規模ノイズ測定回路の それぞれに基準信号を直接与えることにより、測定範囲を拡張するものである。なお 、測定範囲を S、分解能を B、トランジスタサイズに依存する雑音成分（ばらつき、熱雑 音、フリツ力ノイズなど)を Zとする。
[0016] 小規模ノイズ測定回路 200は、例えば図 2に示すように、端子 201, 202と、参照電 圧生成部 (参照信号生成部） 203と、電圧比較部 (信号比較部） 204とから構成され ている。端子 201には、外部から基準信号 Bが与えられる。この基準信号 Bの電圧が 小規模ノイズ測定回路 200の測定範囲の下限に相当するため、基準信号 Bの電圧を 測定範囲下限電圧 Vmと呼ぶ。小規模ノイズ測定回路 200の測定範囲を Sとすると、 端子 202の電圧は Vm+Sとなる。端子 202の電圧は小規模ノイズ測定回路 200の 測定範囲の上限に相当するため、測定範囲上限電圧と呼ぶ。
[0017] 参照電圧生成部 203は、端子 201と端子 202との間に接続されており、基準信号 B のパラメータ値、すなわち測定範囲下限電圧の値を基点とする等間隔の電圧値を有 する複数の参照電圧を生成する。この例では、参照電圧生成部 203は出力電圧が S ZTである T個 (Tは整数)の電圧源が直列接続された構成をしており、各電圧源の 負極側の電圧が参照電圧として取り出される。したがって、第 1の参照電圧が Vm、 第 2の参照電圧が Vm+SZT、 ···、第 Tの参照電圧が Vm+S X (T— 1) X ZTとな る。 kを 0から Τ— 1までの整数とすると、 k番目の参照電圧は Vm+kX SZTとなる。 なお、参照電圧生成部 203は、各電圧源の正極側の電圧が参照電圧として取り出さ れる構成としてちよい。
[0018] 電圧比較部 204は、被測定電圧 207を入力し、この被測定電圧 207と参照電圧生 成部 203から出力された T個の参照電圧とを比較し、これらの比較の結果を参照電 圧ごとに出力する。この例では、電圧比較部 204は、参照電圧ごとに設けられた T個 の電圧比較器 205から構成されている。各電圧比較器 205は、対応する参照電圧と 被測定電圧 207とを比較し、その結果を出力する。電圧比較部 204は、被測定電圧 207が参照電圧より"ハイレベル"であるという結果が M個の電圧比較器 205から出 力された場合に、被測定信号 207の電圧レベルを Vm+ (M-1) XSZTと推測でき る。
[0019] ここで、図 3を参照して、図 2に示した小規模ノイズ測定回路 200を n個直列に並べ た例について述べる。 j段目（jは整数)の小規模ノイズ測定回路に入力する基準電圧 を、その前段に当たる (j— 1)段目の小規模ノイズ測定回路に入力される基準電圧に 、（j 1)段目の小規模ノイズ測定回路の参照信号生成部で生成される参照電圧の 間隔と参照電圧の個数との積を加算又は減算した値に設定する。
[0020] 具体的には、第 1の小規模ノイズ測定回路 301用の基準電圧を Vs、第 2の小規模 ノイズ測定回路 302用の基準電圧を Vs + S、第 nの小規模ノイズ測定回路用の基準 電圧を Vs+ (n-1) XSというように、それぞれ値を Sずつずらした電圧を小規模ノィ ズ測定回路の外部で電圧源 309を用いて生成する。これらの基準電圧をそれぞれの 小規模ノイズ測定回路に与えると、第 1の小規模ノイズ測定回路 301では Vs, Vs + S ΖΤ, ···, Vs + SX (T— 1)ZTの参照電圧が生成され、第 2の小規模ノイズ測定回 路 302では Vs + S, (Vs + S)+S/T, ···, (Vs + S)+SX (T— 1)ZTの参照電圧 が生成され、第 ηの小規模ノイズ測定回路では Vs+ (n- 1) X S, (Vs+ (n— 1) X S )+S/T, ···, (Vs+(n— 1)XS)+SX(T— 1)ZTの参照電圧が生成される。第 1 の小規模ノイズ測定回路 301の測定範囲は Vsから Vs + SX (T—DZTまで、第 2 の小規模ノイズ測定回路 302の測定範囲は Vs + Sから (Vs + S) +SX (T-D/T まで、第 nの小規模ノイズ測定回路の測定範囲は Vs+ (n-1) XSから (Vs+ (n-1 ) XS) +SX (T—DZTまでとなる。そのため、信号測定装置全体でのノイズ測定範 囲は Vsから (Vs+(n— 1) XS)+SX (T— 1)ZTまでに広がる。
[0021] なお、図 3において、小規模ノイズ測定回路 301の参照電圧生成部 304は Τ個の 電圧源 1 , ···, 1 , 1から構成され、小規模ノイズ測定回路 302の参照電圧生成部
1 Τ-1 Τ
305は Τ個の電圧源 2 , ···, 2 , 2から構成され、小規模ノイズ測定回路 303の参
1 Τ-1 Τ
照電圧生成部 306は Τ個の電圧源 3 , ···, 3 , 3力も構成されている。
1 Τ-1 Τ
[0022] (具体例 2)
具体例 2は、複数の小規模ノイズ測定回路を直列接続し、小規模ノイズ測定回路の それぞれに基準信号として外部電圧を与え、分解能を改善するものである。図 4は、 図 2に示した小規模ノイズ測定回路 200を n個直列に並べた例である。
[0023] 信号測定装置の分解能を向上させるためには、小規模ノイズ測定回路 200を n個 用意し、 j段目の小規模ノイズ測定回路に入力する基準電圧を、その前段に当たる (j 1)段目の小規模ノイズ測定回路に入力される基準電圧に、（j 1)段目の小規模 ノイズ測定回路の参照信号生成部で生成される参照電圧の間隔を nで割った商を加 算又は減算した値に設定する。具体的には、第 1の小規模ノイズ測定回路 401の基 準電圧を Vs、第 2の小規模ノイズ測定回路 402の基準電圧を Vs+ (S/T) /n,第 n の小規模ノイズ測定回路の基準電圧を Vs+ (S/T) X (n— l)Znと設定する。この ように基準電圧を設定するために、電圧 SZnTの電圧源 409が用いられる。
[0024] n個の小規模ノイズ測定回路 401, 402, 403· ··の参照電圧生成部 404, 405, 40 6…で生成される参照電圧を並べると、図 5に示すようになる。この図から、参照電圧 が間隔 SZ(TX n)で n個の参照電圧生成部 401, 402, 403· ··のいずれ力かから出 力されていることがわかる。したがって、信号測定装置全体の参照電圧分解能は SZ (TX n)に低減されたことになる。
[0025] (具体例 3)
具体例 3は、複数の小規模ノイズ測定回路を直列接続し、前段の小規模ノイズ測定 回路の測定範囲上限信号を後段の測定範囲下限信号として入力することにより、測 定範囲を拡張するものである。図 6は、図 2に示した小規模ノイズ測定回路 200を η個 直列に並べた例である。
[0026] 第 1の小規模ノイズ測定回路 601の基準電圧、すなわち測定範囲下限電圧を Vsと すると、第 1の小規模ノイズ測定回路 601の測定範囲上限電圧は Vs + Sとなる。この 測定範囲上限電圧 Vs + Sを第 2の小規模ノイズ測定回路 602の測定範囲下限電圧 端子に接続し、第 2の小規模ノイズ測定回路の測定範囲上限電圧 Vs + 2 X Sを第 3 の小規模ノイズ測定回路 603の測定範囲下限電圧端子に接続する、ということを繰り 返す。これにより、第 1の小規模ノイズ測定回路 601の測定範囲は Vsから Vs + S X ( T— 1) ZTまで、第 2の小規模ノイズ測定回路 602の測定範囲は Vs + Sから (Vs + S ) +S X (T— 1) ZTまで、第 ηの小規模ノイズ測定回路の測定範囲は Vs+ (n- 1) 3から(¥3 + (11—1) X S) +S X (Τ—1)ΖΤまでとなる。その結果、信号測定装置 全体のノイズ測定範囲は、具体例 1と同様に、 Vsから (Vs+ (n- 1) X S) +S X (T— 1)ΖΤまでに広がる。
[0027] この具体例 3の特徴は、具体例 2のように、小規模ノイズ測定回路の外部で基準 電圧を生成する必要がなくなることにある。なお、図 6において、小規模ノイズ測定回 路 601, 602, 603の参照電圧生成部 604, 605, 606は具体例 1の参照電圧生成 部 304, 305, 306と同一構成ものであり、参照電圧生成部 604, 605, 606で生成 される参照電圧も参照電圧生成部 304, 305, 306で生成される参照電圧と同じで ある。
[0028] (具体例 4)
具体例 4は、複数の小規模ノイズ測定回路を並列接続したものである。図 7は、図 2 に示した小規模ノイズ測定回路 200を η個並列に並べた例である。
[0029] η個の小規模ノイズ測定回路 701, 702, 703· ··にはすべて同一の基準電圧 Vsを 入力し、各小規模ノイズ測定回路の参照電圧生成部 704, 705, 706…により生成さ れる参照電圧のレベルも同一にする。具体的には、参照電圧生成部 704, 705, 70 6…の全てにおいて、 Vs, Vs + S/T, · ··, Vs + S X (T— 1)ZTの参照電圧が生成 される。この場合、測定範囲及び分解能は不変であるが、同一信号を η個の小規模ノ ィズ測定回路 701, 702, 703· ··で測定した η個の測定結果について、それらの平均 値を取ることで、小規模ノイズ測定回路 701, 702, 703· ··ごとの熱雑音やプロセス ばらつき、電圧比較器 205のオフセットなどトランジスタサイズに起因する雑音成分を 1Z ηに低減できる。
[0030] (具体例 5)
具体例 5は、小規模クロックジッタ測定回路を直列接続したものである。小規模クロ ックジッタ測定回路 800は、例えば図 8に示すように、測定範囲下限信号端子 801と 、測定範囲上限信号端子 802と、参照位相生成部 (参照信号生成部) 803と、位相 比較部 (信号比較部） 804とから構成されている。測定範囲下限信号端子 801には、 基準クロック Αすなわち測定範囲下限位相 Tmが入力される。
[0031] 参照位相生成部 803は、端子 801と端子 802との間に接続されており、基準クロッ ク Aのパラメータ値、すなわち測定範囲下限位相 Tmを基点とする等間隔の位相を有 する複数の参照位相を生成する。この例では、参照位相生成部 803は遅延時間が S ZTである T個の遅延素子が直列接続された構成をしており、各遅延素子の入力側 の位相が参照位相として取り出される。したがって、第 1の参照位相が Tm、第 2の参 照位相が Tm+SZT、 ···、第 Tの参照位相が Tm+S X (T— 1) X ZTとなる。 kを 0 から T—1までの整数とすると、 k番目の参照位相は Tm+k X SZTとなる。なお、参 照位相生成部 803は、各遅延素子の出力側の位相が参照位相として取り出される構 成としてもよい。
[0032] 位相比較部 804は、被測定クロック 807を入力し、この被測定クロック 807と参照位 相生成部 803から出力された T個の参照位相とを比較し、これらの比較の結果を参 照位相ごとに出力する。この例では、位相比較部 804は、参照位相ごとに設けられた T個の位相比較器 805から構成されている。各位相比較器 805は、対応する参照位 相と被測定クロック 807とを比較し、その結果を出力する。位相比較部 804は、被測 定クロック 807が参照位相より"ハイレベル"であるという結果が M個の位相比較器 80 5から出力された場合に、被測定クロック 807の基準クロック Aに対する時間ずれ (ジ ッタ)を (M— 1) X SZTと推測できる。
[0033] 上記測定回路 800の測定範囲又は分解能を拡張する技術としては、上記具体例 1 〜3と同様の構成を適応できる。
[0034] 第 1の構成は、図 9に示すように、図 8に示した小規模クロックジッタ測定回路 800を n個、及び遅延量が Sとなる遅延素子 909を n—1個を用いることで実現できる。第 1 の小規模クロックジッタ測定回路 901の測定範囲下限位相を Tsとすると、第 2の小規 模クロックジッタ測定回路 902の測定範囲下限位相は遅延素子 909を介しているた め、 Ts + Sになる。更に第 kの小規模クロックジッタ測定回路の測定範囲下限位相を Ts+ (k- 1) X Sと、測定範囲下限位相をそれぞれ Sずつずらした値に設定すること により、信号測定装置全体のジッタ測定範囲を Tsから (Ts+ (n- 1) X S) +S X (T 1) ΖΤまでに拡張可能である。
[0035] 第 2の構成は、図 10に示すように、図 8に示した小規模クロックジッタ測定回路 800 を η個用意し、第 1の小規模クロックジッタ測定回路 1001の測定範囲下限位相を Ts 、第 2の小規模クロックジッタ測定回路 1002の測定範囲下限位相を Ts+ (S/T) / n、第 nの小規模クロックジッタ測定回路の測定範囲下限位相を Ts+ (S/T) X (n— l) Znとなるように、遅延量が SZnTである n—1個の遅延素子 1009を用いる。これ により、 n偶の参照位ネ目生成咅 1004, 1005, 1006· ··の!/、ずれ力力ら、参照位ネ目カ S 間隔 SZ (TX n)で出力される。したがって、信号測定装置全体の位相分解能は SZ (TX n)に改善されたことになる。従来、遅延素子の遅延時間は有限であり、遅延素 子の遅延時間 Sを下げることによる分解能向上は困難であった。この方法の場合、 η 個の小規模クロックジッタ測定回路 1001, 1002, 1003· ··はそれぞれの分解能、つ まり参照位相生成部 1004, 1005, 1006…を構成する遅延素子の遅延時間が Sの ままであっても、信号測定装置全体の分解能を SZnに向上できる、という特徴がある
[0036] 第 3の構成として、図 11に示すように、図 8に示した小規模クロックジッタ測定回路 8 00を n個用意する。第 1の小規模クロックジッタ測定回路 1101の測定範囲下限位相 を Tsとすると、第 1の小規模クロックジッタ測定回路 1101の測定範囲上限位相は Ts + Sとなる。したがって、この測定範囲上限位相を第 2の小規模クロックジッタ測定回 路 1102の測定範囲下限位相端子に接続し、第 2の小規模クロックジッタ測定回路 1 102の測定範囲上限位相 Ts + 2 X Sを第 3の小規模クロックジッタ測定回路 1103の 測定範囲下限位相端子に接続する、ということを繰り返す。これにより、第 1の小規模 クロックジッタ測定回路の 1101測定範囲は Tsから Ts + S X (T— 1) ZTまで、第 2の 小規模クロックジッタ測定回路 1102の測定範囲は Ts + Sから (Ts + S) +S X (T- 1 ) ZTまで、第 ηの小規模クロックジッタ測定回路の測定範囲は Ts+ (n- 1) X Sから（ Ts+ (n- 1) X S) +S X (Τ—1) ΖΤまでとなる。そのため、信号測定装置全体のク ロックジッタ測定範囲は Tsから (Ts+ (n- 1) X S) + S X (T— 1) ZTまでに広がる。 第 3の構成の利点としては、上記第 1及び第 2の構成のように、小規模クロックジッタ 測定回路の外部で測定範囲下限位相（基準クロック）を生成する必要がないというこ とが挙げられる。
[0037] (具体例 6)
具体例 6は、小規模クロックジッタ測定回路を並列接続したものである。図 12は、図 6に示した小規模クロックジッタ測定回路 800を n個並列に並べた例である。
[0038] n個の小規模クロックジッタ測定回路 1501, 1502, 1503…への入力信号の位相 はすべて Tsにし、各小規模クロックジッタ測定回路の参照位相生成部 1504, 1505 , 1506…により生成される参照位相のレベルも同一にする。この場合、測定範囲及 び分解能は不変であるが、同一信号を n個の小規模クロックジッタ測定回路 1501, 1 502, 1503· ··で測定した n個の測定結果について、それらの平均値を取ることで、 小規模クロックジッタ測定回路 1501, 1502, 1503…ごとの熱雑音やプロセスばら つき、位相比較器のオフセットなどトランジスタサイズに起因する雑音成分を 1Z n に低減できる。
[0039] (実施例 2)
実施例 2は、入力切り替え回路による測定回路の性能切り替えに関するものである 実施例 1における n個の小規模測定回路それぞれに入力切り替え回路を付加し、 入力を適切に制御することにより、性能を静的又は動的に切り替えることが可能とな る。
[0040] (具体例 7)
具体例 7は、小規模ノイズ測定回路の動的切り替えに関するものである。具体例 7 を図 13に示す。図 13に示すように、参照電圧切り替え回路 1209は、小規模ノイズ測 定回路 1201, 1202· ··のそれぞれに設けられ、電圧値がそれぞれ異なる複数の基 準電圧の中からいずれかを選択して、対応する小規模ノイズ測定回路 1201, 1202 …に供給する。基準電圧の選択は切替信号 1203, 1204, 1205…にしたがって行 われる。参照電圧切り替え回路 1209は、スィッチによって接続を切り替えられるセレ クタ構造にすることで、設計後においても上記動作を自由に切り替えることが可能で ある。
[0041] 実施例 1の具体例 3のように、ノイズの測定範囲を広げるには、複数の小規模ノイズ 測定回路の参照電圧生成部の動作範囲を Sずつずらした値に設定することで実現 できる。つまり、第 i番目の小規模ノイズ測定回路 1201の測定範囲上限電圧を、第 i + 1番目の小規模ノイズ測定回路 1202の測定範囲下限電圧に接続するように参照 電圧切り替え回路 1209を制御することで、動作範囲を拡大することができる。一方、 参照電圧切り替え回路 1209を制御して、小規模ノイズ測定回路 1201, 1202· ··の すべてに同一の測定範囲下限電圧を与えることにより、小規模ノイズ測定回路 1201 , 1202…ごとの熱雑音やプロセスばらつき、電圧比較器 205のオフセットなどトラン ジスタサイズに起因する雑音成分を 1Z nに低減できる。
[0042] (具体例 8)
具体例 8は、小規模クロックジッタ測定回路の動的切り替えに関するものである。具 体例 8を図 14に示す。図 14に示すように、参照位相切り替え回路 1309は、小規模ク ロックジッタ測定回路 1301, 1302· ··のそれぞれに設けられ、位相がそれぞれ異なる 複数の基準クロックの中から ヽずれかを選択して、対応する小規模クロックジッタ測定 回路 1301, 1302· ··に供給する。基準クロックの選択は切替信号 1303, 1304, 13 05…にしたがって行われる。参照位相切り替え回路 1309は、スィッチによって接続 を切り替えられる構造にすることで、設計後においても上記動作を自由に切り替える ことが可能である。
[0043] 実施例 1の具体例 5のように、クロックジッタの測定範囲を広げるには、複数の小規 模クロックジッタ測定回路 1301, 1302· ··の参照位相発生回路の動作範囲を Sずつ ずらした値に設定することで実現できる。つまり、第 i番目の小規模クロックジッタ測定 回路 1301の測定範囲上限位相を、第 i+ 1番目の小規模クロックジッタ測定回路 13 02の測定範囲下限位相に接続するように参照位相切り替え回路 1309を制御するこ とで、動作範囲を拡大することができる。一方、参照位相切り替え回路 1309を制御し て、小規模クロックジッタ測定回路 1301, 1302· ··のすべてに同一の測定範囲下限 位相を与えることにより、小規模クロックジッタ測定回路 1301, 1302· ··ごとの熱雑音 やプロセスばらつき、電圧比較器 805のオフセットなどトランジスタサイズに起因する 雑音成分を 1Z nに低減できる。
[0044] 以上説明したように、本発明に係る信号測定装置は、複数の測定回路を備えてい る。これらの測定回路は、参照信号生成部と信号比較部とを有する。参照信号生成 部は、基準信号を入力し、この基準信号のパラメータ値を基点とする等間隔のパラメ 一タ値を有する複数の参照信号を生成する。信号比較部は、被測定信号を入力し、 この被測定信号と参照信号生成部力 出力された複数の参照信号とを比較し、これ らの比較の結果を出力する。なお、信号比較部は、比較の結果を参照信号ごとに出 力するものであってもよ 、。
[0045] 本発明では、例えば、測定範囲を拡げたければその要求量に応じて測定回路の数 を増やせばよぐ分解能を向上させたければその要求量に応じて測定回路の数を増 やせばよぐ測定精度を向上させたければその要求量に応じて測定回路の数を増や せばよい。したがって、性能を向上させるために無駄が生じないので、測定回路の占 有面積を最小限に抑制しつつ、必要な性能を実現することができる。なお、本発明で は、複数の測定回路は一列に配設されてもよい。これには複数の測定回路が複数列 に分かれて配設されるものも当然含まれる。
[0046] 測定回路は、当該測定回路の前段に当たる他の測定回路に入力される基準信号 のパラメータ値に、他の測定回路の参照信号生成部で生成される参照信号のパラメ ータ値の間隔と参照信号の個数との積を加算又は減算した値の基準信号を入力す るようにしてもよい。この場合、隣接する二つの測定回路における基準信号のパラメ ータ値の差は、一個の測定回路の測定範囲になる。したがって、信号測定装置とし て、測定回路の個数分の測定範囲が得られる。
[0047] また、測定回路は、当該測定回路の前段に当たる他の測定回路で生成されたパラ メータ値が最も大き!/、参照信号を基準信号として入力するようにしてもよ!、。この場合 、基準信号のパラメータ値を設定する手段を新たに設ける必要がないので、構成を 簡略化できる。
[0048] また、測定回路は、当該測定回路の前段に当たる他の測定回路に入力される基準 信号のパラメータ値に、他の測定回路の参照信号生成部で生成される参照信号の パラメータ値の間隔をすベての測定回路の個数で割った商を加算又は減算した値 の基準信号を入力するようにしてもよい。この場合、各測定回路において参照信号は ノ メータ値が等間隔になるように生成されるものの、パラメータ値の基点が測定回 路ごとに「パラメータ値の間隔を測定回路の個数で割った商」ずつずれている。した がって、分解能が測定回路の個数分だけ向上する。
[0049] また、すべての測定回路は、同一のパラメータ値を有する基準信号を入力するよう にしてもよい。この場合、同じ測定範囲の複数の測定回路で一つの被測定信号を同 時に測定することになるので、測定精度を測定回路の個数分だけ向上できる。
[0050] 本発明は、パラメータ値がそれぞれ異なる複数の基準信号の中から!/、ずれかを選 択して測定回路に供給する切替回路を更に備えていてもよい。この切替回路は、例 えば次の三つの基準信号のうち少なくとも二つの基準信号の中からいずれかを選択 するようにしてもよい。第 1の基準信号は、測定回路の前段に当たる他の測定回路に 入力される基準信号のパラメータ値に、他の測定回路の参照信号生成部で生成され る参照信号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値を 有する信号である。第 2の基準信号は、測定回路の前段に当たる他の測定回路に入 力される基準信号のパラメータ値に、他の測定回路の参照信号生成部で生成される 参照信号のパラメータ値の間隔をすベての測定回路の個数で割った商を加算又は 減算した値の信号である。第 3の基準信号は、すべての測定回路に供給される同一 のパラメータ値を有する信号である。この場合、測定の都度、測定範囲、分解能、測 定精度等の中から所望の性能を向上させることができる。
[0051] 基準信号及び被測定信号のパラメータの例としては、電圧や位相が挙げられる。つ まり、電圧や位相を測定対象とすることができる。位相は時間と言い換えてもよい。も ちろん、本発明の測定対象は、これらに限定されるものではない。
[0052] なお、本発明に係る信号測定装置は、一般的には、半導体基板上に形成された集 積回路力 なる。
[0053] 換言すると第 1の発明は、測定範囲下限 Vmを決定する測定範囲下限信号が入力 可能で、測定範囲の測定範囲上限を決定する測定範囲上限信号 Vm+S (Sは測定 範囲）が出力可能な構成を有する複数の測定回路を有し各測定回路の測定範囲下 限 Vmを適切に与えることで各測定回路の性能よりも高い性能を実現することを特徴 とする。測定範囲又は分解能又はトランジスタサイズに依存する雑音成分（ばらつき、 熱雑音、フリツ力ノイズなど)の性能が要求性能以下である小規模な測定回路を複数 用い、測定性能に応じて小規模な測定回路の測定範囲下限を決定する信号を適切 に決定することにより、測定回路の面積を最小限に抑制しつつ、必要な性能を実現 することができる。 [0054] 第 2の発明では、各測定回路の測定範囲下限信号には、他の測定回路と同一の測 定範囲下限信号を入力するか、外部より生成された測定範囲下限信号を入力するか 、他の測定回路の測定範囲上限信号を入力するかを選択できる入力選択回路を付 加し、静的又は動的に測定性能を切替できる回路を有することを特徴とする。測定性 能に応じて小規模の測定回路を 1つ又は複数の測定回路の入力を切り替える切り替 え回路を用いて、測定対象の測定に必要な範囲や分解能を設計後に動的に切り替 える。
[0055] また、本発明は、次のように構成することもできる。以下の本発明は、半導体基板上 に形成された集積回路である。
[0056] 第一の集積回路は、測定範囲下限を外部より設定可能な複数の測定回路で構成 され、測定回路間で異なる測定範囲下限を設定する機能と、測定範囲下限が同一の 測定回路を複数配置する機能を有することを特徴とする。
[0057] 第二の集積回路は、第一の集積回路において、前記記載の測定回路のうち n個は 、測定範囲下限を決定する測定範囲下限信号が入力可能な構成を有し、第 k番目（ kは 1〜N— 1の整数）の測定回路の測定範囲が S (k)、測定範囲下限の値が Vs (k) であるとき、すべての k(l〜N—l)に対し、第 k+ 1番目の測定回路の測定範囲下限 信号 Vs (k+ 1)力Vs (k) +S (k)以下の値になるように設定することで、測定範囲を S (N) +Vs (N- l) -Vs (l)に拡張する機能を有することを特徴とする。
[0058] 第三の集積回路は、第一の集積回路において、測定範囲 (Sとする)及び測定分解 能 (Tdとする）が同一であり、測定範囲下限を決定する測定範囲下限信号が入力可 能な n個の測定回路で構成され、第 k番目（kは 1〜Nの整数)の測定回路の測定範 囲下限信号を Vs+ (k- 1) XTdZn (Vsは測定範囲の下限値）に設定することで、 測定範囲 Sを有し、測定分解能を TdZnに向上させる機能を有する。
[0059] 第四の集積回路は、第一の集積回路において、測定範囲下限を決定する測定範 囲下限信号が入力可能で、測定範囲上限を決定する測定範囲上限信号が出力可 能な複数の測定回路で構成され、測定範囲 S (i)を有する第 i番目の測定回路の測 定範囲上限信号を測定範囲 S (i+ 1)を有する第 i+ 1番目の測定回路の測定範囲下 限信号に接続することで、測定範囲を S (i) +S (i+ 1)に向上させる機能を有する。 [0060] 第五の集積回路は、第一乃至第四の集積回路のいずれかにおいて、前記測定回 路のうち n個は、測定範囲が同一で、測定範囲下限を決定する測定範囲下限信号が 入力可能な構成を有し、すべての測定範囲下限信号の値が同一になるように設定す る機能を有することを特徴とする。
[0061] 第六の集積回路は、第一乃至第五の集積回路の 、ずれかにお 、て、前記測定回 路は、必要とする性能に応じて、測定範囲下限信号に接続する信号を切り替え可能 な手段を有し、測定範囲又は分解能又は第五の集積回路の並列動作させる測定回 路数を切り替える機能を有することを特徴とする請求項 1〜5いずれか記載の集積回 路。
[0062] 第七の集積回路は、第一乃至第六の集積回路の 、ずれかにお 1、て、前記測定回 路は、電圧測定回路であり、電圧測定回路の測定範囲下限 Vmを入力する端子と、 SZn(nは整数)刻みの (n+ 1)種類の電圧 (Vm+ (k— 1) X S/n) (Sは測定回路 の測定範囲、 kは 1〜N+ 1の整数)を出力可能な参照電圧生成部と、 Vmから Vm+ (n— 1) X SZnまでの n種類の電圧と被測定電圧との大小を比較する n個の電圧比 較器と、電圧測定回路の測定範囲上限 Vm+SZnを出力する端子とで構成されるこ とを特徴とする。
[0063] 第八の集積回路は、第一乃至第六の集積回路の 、ずれかにお 、て、前記測定回 路は、クロックの位相差測定回路であり、位相差測定回路の測定範囲下限 Tmを入 力する端子と、出力タイミングが Tmから Tm+Sまで SZn(nは整数)ずつ異なる (n + 1)種類のクロックを出力可能な参照位相生成部と、 Tmから Tm+ (n- 1) X S/n までの n種類の位相と被測定クロックの位相とを比較する n個の位相比較器と、位相 差測定回路の測定範囲上限 Tm+SZnを出力する端子とで構成されることを特徴と する。
[0064] 第九の集積回路は、第一乃至第六又は第八の集積回路の 、ずれかにお 、て、前 記測定回路は、クロックの位相差測定回路であり、位相差測定回路の測定範囲下限 Tmを入力する端子と、出力タイミングが Tm力 Tm+Sまで SZn (nは整数)ずつ異 なる (n+ 1)種類のクロックを出力可能な参照位相生成部と、被測定クロックタイミング の測定範囲下限 Tsを入力する端子と、出力タイミングが Tsから Ts+ (S+η ΔΤ)まで SZn+ ΔΤ(ηは整数)ずつ異なる (n+ 1)種類のクロックを出力可能な被測定位相 生成部と、参照位相生成部の第 k番目（kは l〜nの整数)の出力位相と被測定位相 生成部の第 k番目の出力位相とを比較する n個の位相比較器と、参照位相生成部の 生成範囲上限 Tm+SZn及び被測定位相生成部の生成範囲上限 Ts+ (S+η ΔΤ )を出力する端子とで構成されることを特徴とする。
本発明によれば、測定範囲や分解能など、必要とされる測定性能に応じて小規模 の測定回路を複数用いることによって、測定回路の面積を最小限に抑えつつ、所望 の性能を実現できるという効果がある。更に、測定性能に応じて複数の測定回路の 入力を切り替える切り替え回路を用いることで、測定対象の測定に必要な範囲や分 解能を設計後に動的に切り替えられるという効果がある。

Claims

請求の範囲
[1] 複数の測定回路を備え、
前記測定回路は、
基準信号を入力し、この基準信号のパラメータ値を基点とする等間隔のパラメータ 値を有する複数の参照信号を生成する参照信号生成部と、
被測定信号を入力し、この被測定信号と前記参照信号生成部から出力された複数 の参照信号とを比較し、これらの比較の結果を出力する信号比較部と
を備えることを特徴とする信号測定装置。
[2] 前記信号比較部は、比較の結果を参照信号ごとに出力することを特徴とする請求 項 1記載の信号測定装置。
[3] 前記複数の測定回路は、一列に配設されていることを特徴とする請求項 1記載の信 号測定装置。
[4] 前記測定回路は、この測定回路の前段に当たる他の測定回路に入力される基準 信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信 号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値の基準信号 を入力することを特徴とする請求項 1記載の信号測定装置。
[5] 前記測定回路は、この測定回路の前段に当たる他の測定回路で生成されたパラメ ータ値が最も大きい参照信号を基準信号として入力することを特徴とする請求項 1記 載の信号測定装置。
[6] 前記測定回路は、この測定回路の前段に当たる他の測定回路に入力される基準 信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信 号のパラメータ値の間隔をすベての測定回路の個数で割った商を加算又は減算し た値の基準信号を入力することを特徴とする請求項 1記載の信号測定装置。
[7] すべての測定回路は、同一のパラメータ値を有する基準信号を入力することを特徴 とする請求項 1記載の信号測定装置。
[8] ノ ラメータ値がそれぞれ異なる複数の基準信号の中から 、ずれかを選択して前記 測定回路に供給する切替回路を更に備えることを特徴とする請求項 1記載の信号測 定装置。
[9] 前記切替回路は、前記測定回路の前段に当たる他の測定回路に入力される基準 信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信 号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値の第 1の基 準信号と、前記他の測定回路に入力される基準信号のパラメータ値に、前記他の測 定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔をすベての 測定回路の個数で割った商を加算又は減算した値の第 2の基準信号と、すべての測 定回路に供給される同一のパラメータ値を有する第 3の基準信号のうち少なくとも二 つの基準信号の中からいずれかを選択することを特徴とする請求項 8記載の信号測 定装置。
[10] 基準信号及び被測定信号のパラメータは電圧であることを特徴とする請求項 1記載 の信号測定装置。
[11] 基準信号及び被測定信号のパラメータは位相であることを特徴とする請求項 1記載 の信号測定装置。
[12] 半導体基板上に形成された集積回路からなることを特徴とする請求項 1記載の信 号測定装置。
PCT/JP2006/319278 2005-09-28 2006-09-28 信号測定装置 WO2007037314A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007537668A JP5088134B2 (ja) 2005-09-28 2006-09-28 信号測定装置
US12/088,352 US8019560B2 (en) 2005-09-28 2006-09-28 Signal measuring device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-282632 2005-09-28
JP2005282632 2005-09-28

Publications (1)

Publication Number Publication Date
WO2007037314A1 true WO2007037314A1 (ja) 2007-04-05

Family

ID=37899738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319278 WO2007037314A1 (ja) 2005-09-28 2006-09-28 信号測定装置

Country Status (3)

Country Link
US (1) US8019560B2 (ja)
JP (1) JP5088134B2 (ja)
WO (1) WO2007037314A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130040294A1 (en) * 2009-12-02 2013-02-14 Steen H. Matthiesen Compositions and methods for performing hybridizations with no denaturation
US10662465B2 (en) 2011-09-30 2020-05-26 Agilent Technologies, Inc. Hybridization compositions and methods using formamide
US11118214B2 (en) 2008-05-27 2021-09-14 Agilent Technologies, Inc. Hybridization compositions and methods
US11118226B2 (en) 2011-10-21 2021-09-14 Agilent Technologies, Inc. Hybridization compositions and methods
US11795499B2 (en) 2009-02-26 2023-10-24 Agilent Technologies, Inc. Compositions and methods for performing hybridizations with separate denaturation of the sample and probe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129550U (ja) * 1984-07-25 1986-02-22 シャープ株式会社 比較装置
JPH0712978U (ja) * 1993-07-30 1995-03-03 株式会社コスモ 発光ｌｅｄランプの色調変化を利用した簡易な 電圧レベル表示器
JPH07326970A (ja) * 1994-05-31 1995-12-12 Toshiba Corp Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法
JP2005098981A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体集積回路装置、測定結果管理システム、及び管理サーバ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612950U (ja) * 1984-06-13 1986-01-09 横河電機株式会社 熱転写プリンタ
JP2500637B2 (ja) 1993-07-15 1996-05-29 日本電気株式会社 プリンタ装置
JP3150107B2 (ja) 1998-09-30 2001-03-26 日本電気株式会社 ジッタ検出回路
JP2001110184A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
KR100394757B1 (ko) * 2000-09-21 2003-08-14 가부시끼가이샤 도시바 반도체 장치
DE10215084A1 (de) * 2002-04-05 2003-10-30 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
US7138841B1 (en) * 2003-12-23 2006-11-21 Cypress Semiconductor Corp. Programmable phase shift and duty cycle correction circuit and method
US7224210B2 (en) * 2004-06-25 2007-05-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
US6965337B1 (en) * 2004-07-26 2005-11-15 Scintera Networks, Inc. Reference generator
US7256643B2 (en) * 2005-08-04 2007-08-14 Micron Technology, Inc. Device and method for generating a low-voltage reference

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129550U (ja) * 1984-07-25 1986-02-22 シャープ株式会社 比較装置
JPH0712978U (ja) * 1993-07-30 1995-03-03 株式会社コスモ 発光ｌｅｄランプの色調変化を利用した簡易な 電圧レベル表示器
JPH07326970A (ja) * 1994-05-31 1995-12-12 Toshiba Corp Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法
JP2005098981A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体集積回路装置、測定結果管理システム、及び管理サーバ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11118214B2 (en) 2008-05-27 2021-09-14 Agilent Technologies, Inc. Hybridization compositions and methods
US11834703B2 (en) 2008-05-27 2023-12-05 Agilent Technologies, Inc. Hybridization compositions and methods
US11795499B2 (en) 2009-02-26 2023-10-24 Agilent Technologies, Inc. Compositions and methods for performing hybridizations with separate denaturation of the sample and probe
US20130040294A1 (en) * 2009-12-02 2013-02-14 Steen H. Matthiesen Compositions and methods for performing hybridizations with no denaturation
US10662465B2 (en) 2011-09-30 2020-05-26 Agilent Technologies, Inc. Hybridization compositions and methods using formamide
US11118226B2 (en) 2011-10-21 2021-09-14 Agilent Technologies, Inc. Hybridization compositions and methods

Also Published As

Publication number Publication date
JP5088134B2 (ja) 2012-12-05
US8019560B2 (en) 2011-09-13
JPWO2007037314A1 (ja) 2009-04-09
US20090243624A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR100218125B1 (ko) 타이밍 신호 발생 회로
US8154330B2 (en) Delay line calibration mechanism and related multi-clock signal generator
WO2007037314A1 (ja) 信号測定装置
JP4939429B2 (ja) 試験装置、及び試験方法
US6720811B2 (en) Semiconductor device with delay correction function
JP2003149305A (ja) タイミング発生器、及び試験装置
JP4973498B2 (ja) 位相差測定装置及び位相比較回路の調整方法
JP2001339282A (ja) 可変遅延回路及び半導体回路試験装置
JP3183494B2 (ja) タイミング信号発生回路
KR20090108688A (ko) 아날로그 디지털 변환 회로, 타이밍 신호 발생 회로 및 제어 장치
US7034518B2 (en) Timing generator and semiconductor test apparatus
US7265590B2 (en) Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit
JPH08274602A (ja) 可変遅延回路
JP5656760B2 (ja) 半導体集積回路装置
JP4669258B2 (ja) タイミング発生器、及び試験装置
JP2010199775A (ja) Ａｄ変換装置及びａｄ変換方法
JP5557783B2 (ja) 半導体集積回路装置
US20060245130A1 (en) Delay circuit
US7847595B2 (en) Input circuit and semiconductor integrated circuit comprising the input circuit
KR100199219B1 (ko) 가변 지연 회로 및 타이밍 신호 발생 회로
JP2008227155A (ja) 半導体装置
JP2009071160A (ja) 測定システム及び測定回路
JP2008107256A (ja) 半導体試験装置
JPH01216617A (ja) タイミング発生装置
JP2005227129A (ja) 遅延時間評価回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007537668

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12088352

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06810726

Country of ref document: EP

Kind code of ref document: A1